

CY7C68013A, CY7C68014A CY7C68015A, CY7C68016A

EZ-USB[®] **FX2LP** ™ **USB** マイクロコントローラ ハイスピード **USB** ペリフェラルコントローラ

特長

- USB IF による USB 2.0 High-Speed 認証を取得 (TID # 40460272)
- シングルチップに、USB 2.0 トランシーバ、スマート SIE、 強化された 8051 マイクロプロセッサを内蔵
- FX2 との互換性(外形形状、構造、機能)
 - □ピンの互換性
 - □ オブジェクト コードの互換性
 - □機能上の互換性(FX2LPはスーパーセット)
- 超低消費電力: I_{CC} あらゆるモードで 85 mA 未満 □ バスおよび電池式アプリケーションに最適
- ソフトウェア:8051 のコードは以下から実行できます。
 - □内部 RAM USB からダウンロード
 - □内部 RAM EEPROM からダウンロード
 - □外部メモリ デバイス (128 ピン パッケージ)
- 16 KB のオンチップ コード/データ RAM
- ■4つのプログラマブルな BULK、INTERRUPT、および ISOCHRONOUS
 - □バッファオプション:二重、三重および四重
- プログラマブルな 64バイトの (BULK、INTERRUPT) エンドポイントを追加
- ■8 ビットまたは 16 ビットの外部データ インタフェース
- スマート メディア標準の ECC 生成
- GPIF (General Programmable Interface)
 - □ ほとんどのパラレル インタフェースに直接接続可能 □ プログラマブルな波形ディスクリプタおよびコンフィグ レーション レジスタで波形を定義
 - っ複数の Ready(RDY)入力と Control(CTL) 出力に対応
- ■集積された業界標準の拡張8051
 - □ 48 MHz、24 MHz または 12 MHz で CPU が動作
 - □4クロックの命令サイクル
 - ョ2個のUSART
 - □3つのカウンタ/タイマ
 - □ 拡張割り込みシステム

□2個のデータ ポインタ

- 3.3V の動作/ 5V の I/O トレランス
- ■ベクトル化された USB 割り込みと GPIF/FIFO 割り込み
- CONTROL 転送のセットアップ/データ ポインタの別々の データ バッファ
- 100 または 400 kHz で動作する I²C コントローラを内蔵
- 4 つの FIFO を内蔵
 - □ グルーロジックとFIFOの内蔵によりシステムコストを低減
- □ 16 ビットバスとの自動変換
- □マスタまたはスレーブ動作
- □外部クロックまたは非同期ストローブを使用
- □ ASIC および DSP IC への容易なインタフェース
- 民生用と産業用の温度グレードが利用可能 (VFBGA を除くすべてのパッケージ)

特長(CY7C68013A / 14A のみ)


- CY7C68014A: 電池式アプリケーションに最適 □ サスペンド電流: 100 µA (標準値)
- CY7C68013A: 非電池式アプリケーションに最適 □ サスペンド電流: 300 µA (標準値)
- 最大40個のGPIOを持つ5種類の鉛フリーのパッケージが利用 可能
- コ 128 ピン TQFP (40 GPIO)、100 ピン TQFP (40 GPIO)、56 ピン QFN (24 GPIO)、56 ピン SSOP (24 GPIO)、および 56 ピン VFBGA (24 GPIO)

特長(CY7C68015A / 16A のみ)

- CY7C68016A: 電池式アプリケーションに最適 □ サスペンド電流: 100 µA (標準値)
- CY7C68015A: 非電池式アプリケーションに最適 ロサスペンド電流: 300 μA (標準値)
- 鉛フリー 56 ピン QFN パッケージが利用可能(26 GPIO)
- CY7C68013A / 14A よりも GPIO が 2 個多いことで、同じ実装 面積でさらに多くの機能を実現



ロジック ブロックダイヤグラム



サイプレスの EZ-USB® FX2LP™ (CY7C68013A/14A) は、EZ-USB FX2™ (CY7C68013) の低電力バージョンであり、高度に統合された低電力 USB 2.0 マイクロコントローラです。サイプレスは、USB 2.0 トランシーバ、シリアルインタフェース エンジン(SIE)、拡張 8051 マイクロコントローラ、およびプログラマブルな周辺デバイス インタフェースを単一のチップに統合することで、バスパワーで動作する低消費電力が必要なアプリケーションにおいて、市場導入までの時間が短いコスト効率に優れたソリューションを実現しました。

FX2LP の独創的なアーキテクチャにより、56 VFBGA と同じ小さいパッケージ(5 mm x 5mm)で低コストの 8051 マイクロコントローラを使用することで、1 秒あたり 53 Mbyte を超えるデータ転送率、すなわち USB 2.0 の最大許容帯域幅が実現されています。FX2LP には USB 2.0 トランシーバが内蔵されているため、経済性に優れ、USB 2.0 SIE や外部トランシーバの実装よりも小さい実装面積ですみます。EZ-USB FX2LP 搭載により、

サイプレス Smart SIE は、ハードウェアで USB 1.1 および 2.0 プロトコルのほとんどを処理するのでマイクロコントローラをアプリケーション固有の機能に開放して USBの互換性を確認するための開発時間を短縮します。

GPIF (General Programmable Interface) およびマスタ/スレーブ エンドポイント FIFO (8 ビットまたは 16 ビットのデータ バス) は、ATA、UTOPIA、EPP、PCMCIA、多くの DSP /プロセッサなどの一般に普及しているインタフェースへの容易で外付け部品なしでのインタフェースを提供します。

FX2LP はオンチップ コード/データ RAM が 2 倍である FX2 (CY7C68013) より消費電流が少なく、56、100、および 128 ピンFX2 と、外形形状、構造、および機能ともに互換性があります。

56VFBGA、56 SSOP、56 QFN、100 TQFP、および 128 TQFP という 5 つのパッケージがこのファミリに用意されています。



目次

アブ	゚リケーション	4
機能	:の概要	5
	USB 信号速度	5
	8051 マイクロプロセッサ	5
	I ² C バス	
	バス	
	USB のブート方法	
	ReNumeration	
	バスパワーで動作するアプリケーション	6
	割り込みシステム	
	リセットとウェークアップ	8
	プログラム/データ RAM	
	レジスタ アドレス	
	エンドポイント RAM	
	外部 FIFO インタフェース	
	GPIF	
	ECC 生成	
	USB のアップロードとダウンロード	15
	オートポインタ アクセス	
	I ² C コントローラ	16
	EZ-USB FX2 との互換性	
	CY7C68013A / 14A & CY7C68015A / 16A	
	の違い	17
ピン	/の割り当て	18
	CY7C68013A / 15A ピンの説明	25
レジ	えタの概要	35
絶対	ˈ最大定格	46
	条件	47
DC 4	特性 USB トランシーバ	49 ⊿0
۸ ۲ =	電気的特性	47 50
	も気の付任	

	フロクフム メモリ読み取り	50
	データ メモリの読み取り	51
	データ メモリの書き込み	53
	PORTC ストローク機能のタイミング	54
	GPIF 同期信号	55
	スレーブ FIFO 同期読み出し	
	スレーブ FIFO 非同期読み出し	57
	スレーブ FIFO 同期書き込み	58
	スレーブ FIFO 非同期書き込み	59
	スレーブ FIFO 同期パケット終了ストローブ	59
	スレーブ FIFO 非同期パケット終了ストローブ	
	スレーブ FIFO 出力イネーブル	61
	スレーブ FIFO アドレスからフラグ/データ	61
	スレーブ FIFO 同期アドレス	61
	スレーブ FIFO 非同期アドレス	62
	シーケンス図	62
オー	-ダ情報	67
バッ	ケージ図	69
UEV	レイアウトの推奨事項	74
略号		76
本書	の表記法	63
	測定単位	
改訂	「履歴	64
セー	-ルス、ソリューション、および法律情報	66
	ワールドワイドな販売と設計サポート	66
	制묘 表대	66
	PSoCソリューション	66



1. アプリケーション

- ポータブル ビデオ レコーダ
- MPEG/TV 変換
- DSL モデム
- ATA インタフェース
- メモリ カード リーダ
- 従来の変換デバイス
- ■カメラ
- ■スキャナ
- ワイヤレス LAN
- MP3 プレイヤ
- ■ネットワーク

サイプレス Web サイトの「リファレンス デザイン」セクションには、代表的な USB 2.0 アプリケーション用の追加ツールが記載されています。各リファレンス デザインには、ファームウェア ソース、オブジェクト コード、回路図、およびドキュメントが用意されています。詳細については、www.cypress.comをご覧ください。

2. 機能の概要

2.1 USB 信号速度

FX2LPは、2000年4月27日に発行されたUSB Specification Revision 2.0 に規定された3つの速度のうちの2つで動作します。

- フル スピード 12 Mbps の信号ビット レート
- ハイスピード 480 Mbps の信号ビット レート

FX2LP は、1.5 Mbps のロースピード信号モードはサポートしていません。

2.1.1 8051 マイクロプロセッサ

FX2LP ファミリに組み込まれた 8051 マイクロプロセッサは、256 バイトの RAM、拡張割り込みシステム、3 個のタイマ/カウンタ、および 2 個の USART を備えています。

2.1.2 8051 クロック周波数


FX2LP には、以下の特性を持つ

24 MHz(±100 ppm)の外付けの水晶振動子を使用したオンチップ発振器回路が搭載されています。

- 並列共振
- 基本モード
- 500μW 駆動レベル
- 12 pF (5% の許容誤差) 負荷コンデンサ

オンチップ PLL では、トランシーバ/ PHY24 の要求に応じて24 MHz の発振器を480 MHz まで逓倍し、内部カウンタがこれを8051 クロックとして使用するために分周します。デフォルトの8051 クロック周波数は12 MHzです。8051 のクロック周波数は、CPUCS レジスタを介して動的に8051 で変更できます。

図 2-1. 水晶発振回路の構成



コンデンサの値 12 pF は、FR4 4 層基板の上の配線 1 本当り の容量 3 pF を考慮しています。

CLKOUT ピンは 3 ステートが可能で、内部制御ビットを使用して反転でき、選択された8051クロック周波数(48 MHz、24 MHz、または 12 MHz) で 50% のデューティ比 8051 クロックを出力します。

2.2.2 USART

FX2LP は、特殊機能レジスタ(SFR)ビットを介してアドレス 指定される 2 つの標準 8051 USART を含みます。USART インタ フェース ピンは、別個の I/O ピンで使用でき、ポート ピンでは 多重化されません。

UART0 および UART1 は、ボーレート エラーがわずか 1% である 230 K ボーの内部クロックを使用して動作できます。230 K ボーの動作は、内部で生成されるクロック ソースによって達成されます。このソースは適切な時間にオーバーフロー パルスを生成します。内部クロックは、230 K ボーの動作に対して常に正しい周波数を示すように 8051 クロック速度 (48 MHz、24 MHz、12 MHz)を調整します。[1]

2.2.3 特殊機能レジスタ

重要な FX2LP 機能への高速アクセスを提供するために、8051 には特定のSFRアドレスが追加されています。これらの追加SFR を 5 ページの表 1 に示します。両方のタイプが非標準の強化された8051 レジスタを示しています。「0」と「8」で終了する 2 つの SFR ローは、ビットアドレス可能なレジスタを含みます。 A から D の 4 つの I/O ポートは、標準8051 のポート 0 \sim 3 で使用されている SFR アドレスを使用し、これは FX2LP には実装されていません。SFR アドレス指定の迅速化と効率化を図るため、外部 RAM 空間では(MOVX 命令を使用して)FX2LP I/O ポートをアドレス指定できません。

2.3 l²C バス

FX2LP は、100/400~KHz でマスタのみとして I^2C バスをサポートしています。SCL ピンと SDA ピンには、オープンドレイン出力とヒステリシス入力があります。これらの信号は I^2C デバイスが接続されていない場合であっても3.3Vにプルアップする必要があります。

2.4 バス

すべてのパッケージでのI/OポートBおよびDで多重化された、8ビットまたは16ビットの「FIFO」双方向データバス。128ピンパッケージでは、16ビットの出力専用の8051アドレスバス、8ビット双方向データバスが追加されています。

注

___ 1.115 K ボー動作は、8051 SMOD0 または SMOD1 ビットを UART0 に対して、UART1 に対して、または両方に対して「1」にプログラムすることでも可能です。



表 1. 特殊機能レジスタ

х	8x	9x	Ax	Bx	Сх	Dx	Ex	Fx
0	IOA	IOB	IOC	IOD	SCON1	ps	AC	В
1	SP	EXIF	INT2CLR	IOE	SBUF1	_	_	_
2	DPL0	MPAGE	INT4CLR	OEA	_	_	_	_
3	DPH0	_	_	OEB	_	_	_	_
4	DPL1	_	_	OEC	_	_	_	_
5	DPH1	_	_	OED	_	_	_	_
6	DPS	_	_	OEE	_	_	_	_
7	PCON	_	_	_	_	_	_	_
8	TCON	SCON0	IE	IP	T2CON	EICON	EIE	EIP
9	TMOD	SBUF0	_	_	_	_	_	_
Α	TL0	AUTOPTRH1	EP2468STAT	EP01STAT	RCAP2L	_	_	_
В	TL1	AUTOPTRL1	EP24FIFOFLGS	GPIFTRIG	RCAP2H	_	_	_
С	TH0	予約済み	EP68FIFOFLGS		TL2	_	_	_
D	TH1	AUTOPTRH2	_	GPIFSGLDATH	TH2	_	_	_
E	CKCON	AUTOPTRL2	_	GPIFSGLDATLX	_	_	_	_
F	_	予約済み	AUTOPTRSET-UP	GPIFSGLDATLNOX	-	_	_	_

2.5 USB のブート方法

起動シーケンス中、内部ロジックは EEPROM に接続された I^2 C ポートをチェックし、最初のバイトが 0xC0 または 0xC2 であることを確認します。見つかった場合、内部で記憶されている値の代わりに EEPROM の VID/PID/DID 値を使用します(0xC0 のとき)。または EEPROM の内容を内部 RAM にブートロードします(0xC2 のとき)。EEPROM が検出されない場合、FX2LP は内部で記憶されているディスクリプタを使用してエニュメレートします。FX2LP のデフォルト ID 値は、VID/PID/DID(0x04B4、0x8613、0xAxxx など。ここで xxx はチップ リビジョン)です。 $[^2$

表 2. FX2LP のデフォルト ID 値

デフォルトの VID/PID/DID					
ベンダID	0x04B4	サイプレス セミコンダクタ			
プロダクト ID	0x8613	EZ-USB FX2LP			
デバイス リ リース		チップ リビジョンによって異なります (nnn = チップ リビジョン。最 初のシリコンであれば 001)			

2.6 再エニュメレーション

FX2LPのコンフィグレーションはソフトであるため、1つのチップが複数の別個の USB デバイスの ID を持つことができます。

デバイスを USB に接続すると、FX2LP は最初に自動的にエニュメレートして、ファームウェアと USB ディスクリプタ テーブルを USB ケーブルを介してダウンロードします。次に、ダウンロードされた情報に定義されたデバイスとして、FX2LP は再びエニュメレートします。この特許化されている 2 段階のプロセスは、ReNumeration™ と呼ばれ、デバイスが USB に接続された直後に実行されるので、初期にダウンロードステップが発生していることを意識させません。

USBCS レジスタ(USB 制御およびステータス)の 2 つの制御 ビットは、DISCON および RENUM という ReNumeration プロセスを制御します。USB の切断をシミュレートするには、ファームウェアは DISCON を 1 にセットします。 再接続するには、ファームウェアは DISCON を 0 にクリアします。

再接続前に、ファームウェアは RENUM ビットを設定またはクリアし、ファームウェアとデフォルトの USB デバイスのいずれがエンドポイント ゼロによってデバイス要求を処理するかを示します。 RENUM が 0 のときは、デフォルトの USB デバイスがデバイス要求を処理し、RENUM が 1 のときは、ファームウェアが要求を処理します。

2.7 バスパワーで動作するアプリケーション

FX2LP は、USB 2.0 の規格で必要とされる 100 mA 未満のエニュメレートによってバス動作のデザインを完全にサポートしています。

2.8 割り込みシステム

2.8.1 INT2 割り込み要求とイネーブル レジスタ

FX2LP は、INT2 と INT4 向けの自動ベクトル機能を実装しています。27 INT2 (USB) ベクトル、および 14 INT4 (FIFO/GPIF) ベクトルがあります。詳細については、EZ-USB のテクニカルリファレンスマニュアル(TRM)を参照してください。

2.8.2 USB 割り込みオートベクトル

メインの USB 割り込みは、27 個の割り込みソースで共有されています。個々の USB 割り込みソースの特定に必要なコードと処理時間を節約するために、FX2LP にはオートベクトルと呼ばれる第 2 レベルの割り込みベクトルがあります。USB 割り込みがアサートされると、FX2LP はプログラム カウンタをそのスタックにプッシュし、USB割り込みサービスルーチンへの「ジャ

ž

^{2.} I²C バス SCL ピンおよび SDA ピンは、EEPROM が接続されていない場合であってもプルアップする必要があります。プルアップしない場合、この検出方法は正 常に機能しません。



ンプ」命令の検出が予測されるアドレス 0x0043 にジャンプし FX2LP ジャンプ命令は次のようにエンコードされます。 ます。

表 3. INT2 USB 割り込み

	INT2 の USB 割り込みテーブル					
優先順位	優先順位 INT2VEC 値 ソース 注					
1	00	SUDAV	セットアップ データが使用可能			
2	04	SOF	フレーム(またはマイクロフレーム)の開始			
3	08	SUTOK	セットアップ トークン受信			
4	0C	SUSPEND	USB サスペンド要求			
5	10	USB RESET	バス リセット			
6	14	HISPEED	ハイスピード動作に入った状態			
7	18	EP0ACK	FX2LP ACK 応答された CONTROL ハンドシェイク			
8	1C		予約済み			
9	20	EP0-IN	EPO-IN はデータのロード準備が完了			
10	24	EP0-OUT	EPO-OUT に USB データあり			
11	28	EP1-IN	EP1-IN はデータのロード準備が完了			
12	2C	EP1-OUT	EP1-OUT に USB データあり			
13	30	EP2	IN: バッファは使用可能。OUT: バッファにデータあり			
14	34	EP4	IN: バッファは使用可能。OUT: バッファにデータあり			
15	38	EP6	IN: バッファは使用可能。OUT: バッファにデータあり			
16	3C	EP8	IN: バッファは使用可能。 OUT: バッファにデータあり			
17	40	IBN	IN-Bulk-NAK(あらゆる IN エンドポイント)			
18	44		予約済み			
19	48	EP0PING	EPO OUT に Ping が発行され、NAK 応答			
20	4C	EP1PING	EP1 OUT に Ping が発行され、NAK 応答			
21	50	EP2PING	EP2 OUT に Ping が発行され、NAK 応答			
22	54	EP4PING	EP4 OUT に Ping が発行され、NAK 応答			
23	58	EP6PING	EP6 OUT に Ping が発行され、NAK 応答			
24	5C	EP8PING	EP8 OUT に Ping が発行され、NAK 応答			
25	60	ERRLIMIT	バス エラーがプログラムされた限度を超過			
26	64		-			
27	68	_	予約済み			
28	6C		予約済み			
29	70	EP2ISOERR	ISO EP2 OUT PID シーケンス エラー			
30	74	EP4ISOERR	ISO EP4 OUT PID シーケンス エラー			
31	78	EP6ISOERR	ISO EP6 OUT PID シーケンス エラー			
32	7C	EP8ISOERR	ISO EP8 OUT PID シーケンス エラー			

オートベクトルがイネーブル(INTSET-UP レジスタで AV2EN = 1)である場合、FX2LP はその INT2VEC バイトを代用します。したがって、ジャンプ テーブル アドレスの上位バイト(「ページ」)が位置 0x0044 にプリロードされている場合、0x0045 に自動的に挿入された INT2VEC バイトが、ページ内の 27 個のアドレスから正しいアドレスへのジャンプを指示します。

2.8.3 FIFO/GPIF 割り込み(INT4)

USB 割り込みが 27 個の各 USB 割り込みソース間で共用されているのと同じように、FIFO/GPIF 割り込みは 14 個の各ソース間で共用されます。USB 割り込みと同様に FIFO/GPIF 割り込みはオートベクトルに対応できます。 7 ページの表 4 は 14 個の FIFO/GPIF 割り込みソースに関する優先順位と INT4VEC 値を示しています。



表 4. 各 FIFO/GPIF 割り込みソース

優先順位	INT4VEC 値	ソース	注
1	80	EP2PF	エンドポイント 2 プログラマブル フラグ
2	84	EP4PF	エンドポイント 4 プログラマブル フラグ
3	88	EP6PF	エンドポイント 6 プログラマブル フラグ
4	8C	EP8PF	エンドポイント 8 プログラマブル フラグ
5	90	EP2EF	エンドポイント 2 エンプティ フラグ
6	94	EP4EF	エンドポイント 4 エンプティ フラグ
7	98	EP6EF	エンドポイント 6 エンプティ フラグ
8	9C	EP8EF	エンドポイント8エンプティフラグ
9	A0	EP2FF	エンドポイント 2 フル フラグ
10	A4	EP4FF	エンドポイント 4 フル フラグ
11	A8	EP6FF	エンドポイント 6 フル フラグ
12	AC	EP8FF	エンドポイント 8 フル フラグ
13	B0	GPIFDONE	GPIF 動作の完了
14	B4	GPIFWF	GPIF の波形

オートベクトルがイネーブル(INTSET-UP レジスタで AV4EN = 1)である場合、FX 2LP はその INT4VEC バイトを代用します。したがって、ジャンプ テーブル アドレスの上位バイト(「ページ」)が位置 0x0054 にプリロードされている場合、0x0055 に自動的に挿入された INT4VEC バイトが、ページ内の 14 個のアドレスから正しいアドレスへのジャンプを指示します。ISR が発生すると、FX2LP はプログラム カウンタをそのスタックにプッシュしアドレス 0x0053 にジャンプします。そこには ISR 割り込みサービス ルーチンへの「ジャンプ」命令が書かれているとしています。

2.9 リセットとウェークアップ

2.9.1 リセットピン

入力ピン RESET# は、アサート時に FX2LP をリセットします。 このピンにはヒステリシスがあり、アクティブ LOW です。 CY7C680xxA で水晶振動子が使用されている場合、リセット期 間中に水晶振動子と PLL が安定しなければなりません。このリセット期間は VCC が 3.0V に達してから約 5 ms とします。水晶振動子の入力ピンがクロック信号によって駆動される場合、内部 PLL は VCC が 3.0V に達してから 200 ms で安定します。[3]


8 ページの図 2-2 に、パワーオン リセット条件および操作中に 適用されるリセットを示します。パワーオン リセットは回路へ の電源供給中にアサートされる時間リセットとして定義されます。電源供給リセットとは、FX2LP が電源供給されて動作し、RESET# ピンがアサートされる状態です。

サイプレスでは、パワーオン リセットの実装の詳細および推奨に関するアプリケーション ノートを提供しています。FX2 製品ファミリのリセット実装の詳細は、http://japan.cypress.com を参照してください。

3. 外部クロックが CY7C680xxA と同時に起動され、安定するまで待機時間が必要な場合、その時間を 200 μs に追加する必要があります。



図 2-2. リセット タイミング図



パワーオン リセット

表 2-1. リセット タイミングの値

条件	T _{RESET}
水晶振動子でのパワーオン リセット	5 ms
外部クロックでのパワーオン リセット	200 μs + クロック安定時間
電源供給中のリセット	200 μs


2.9.2 ウェークアップピン

8051 は PCON.0 = 1 を設定することで自らとチップの残りをパワーダウン モードにします。これによって発振器と PLL が停止します。WAKEUP が外部ロジックでアサートされると、発振器は PLL が安定した後で再起動し、8051 はウェークアップ割り込みを受け取ります。これは FX2LP が USB に接続されていてもいなくても同様です。

FX2LP は、以下のいずれかの方法で電源遮断 (USB サスペンド) 状態を終了します。

- USB バス アクティビティ(D+/D- ラインがフローティング状態である場合、これらのラインへのノイズが FX2LP にアクティビティを示しウェークアップを開始することがあります)
- 外部ロジックが WAKEUP ピンをアサートする
- 外部ロジックが PA3/WU2 ピンをアサートする

2番目のウェークアップ ピンである WU2 は、汎用 I/O ピンとして構成することもできます。これによって、単純な外部 R-C 回路を周期的なウェークアップ ソースとして使用できます。WAKEUP はデフォルトでアクティブ LOW です。



電源供給中のリセット

2.10 プログラム/データ RAM

2.10.1 サイズ

FX2LP には 16 KB の内部プログラム/データ RAM があります。この RAM では、PSEN#/RD# 信号の論理和が内部で取られ、8051 がプログラムとデータ メモリの両方としてこの RAM にアクセスできるようにします。この空間に USB 制御レジスタは現れません。

以下の図には2つのメモリマップが示されています。

9 ページの図 2-3 は、内部コード メモリである EA = 0 を示して います。

10 ページの図 2-4 は、外部コード メモリである EA = 1 を示しています。

2.10.2 内部コードメモリ、EA = 0

このモードでは、共有されたコードとデータ メモリとして 16 KB ブロックの RAM (0 で開始) が実装されます。外部 RAM または ROM が追加されると、チップのメモリ空間に対するアクセスでは外部の読み取りおよび書き込みストローブが抑制されます。これによって、ユーザは内部メモリ空間と外部を区別するためのアドレス デコーダを必要とせずに 64 KB のメモリを接続できます。

内部の 16 KB およびスクラッチ パッド 0.5 KB RAM 空間のみ以下からのアクセスができます。

- USB のダウンロード
- USB のアップロード
- データ ポインタのセットアップ
- I²C インタフェースのブート ロード。

2.10.3 外部コードメモリ、EA=1

16 KB のプログラム メモリは外部にあります。従って内部 RAM の下位の 16 KB には、データ メモリとしてのみアクセスできます。



FX2LP 内部 FX2LP 外部 **FFFF** 7.5 KB USB レジスタと 4K FIFO バッファ | | ここにデータ メ | モリを配置して | | もよい - RD#、WR# (RD#, WR#) ・もょい・nレポ、ハ.... | ストローブは | _| アクティブでは | E200 E1FF 0.5 KB RAM ない) データ(RD#、WR# E000 48 KB 外付け コード メモリ 40 KB 外付け データ メモリ (PSEN#) (RD#、WR#) 3FFF □ (ここにプログラ | ムメモリを配 | 置してもよい -| PSEN#スト | ローブはアク | ティブではない (ここに データ メモリを 配置してもよい -| 16 KB RAM |コードおよびデータ| (PSEN#、RD#、WR#)* RD#/WR#スト ローブはアク ティブではな) 0000 ∟ データ

図 2-3. 内部コードメモリ、EA = 0

*SUDPTR、USB のアップロードとダウンロード、I²C インタフェースのブートアクセス



FX2LP 内部 FX2LP 外部 7.5 KB USB レジスタと 4K FIFO バッファ (RD#、WR#) |(ここにデータ メ モリを配置して | もよい - RD#、 WR# ストロー | ブはアクティブ | E200 0.5 KB RAM デ-タ (RD#、WR#)* E1FF ではない) E000 40 KB 外部 データ メモリ 64 KB 外部 コード メモリ (RD#, WR#) (PSEN#) (ここにデータン 16 KB モリを配置して RAM もよい - RD#、 WR# ストロー ブはアクティブ データ (RD#、WR#)* ではない) 0000 ∟ データ

図 2-4. 外部コードメモリ、EA = 1

*SUDPTR、USB のアップロードとダウンロード、I 2 C インタフェースのブートアクセス

2.11 レジスタ アドレス

FFFF	
	4 KB EP2-EP8
	バッファ
	(8 x 512)
F000	
F000 EFFF	
	2 KD DAM 3/45
F000	2 KB RAM 予約済み
E800 E7FF	
E7FF	64 バイト EP1 IN
E7BF	
E780	64 バイト EP1 OUT
E77F	54 - 1 - 500 H-1/0-17
E740	64 バイト EPO IN/OUT
E73F	64 バイト予約済み
E700	3.7.1.1.3.4.57/1-7
E6FF	8051 アドレス可能レジスタ
	(512)
E500 F4FF	
E480	予約済み(128)
E47F	100 1 00 5
E400	128 バイト GPIF 波形
E3FF	予約済み(512)
E200	J、小J/月のナ(フ12)
E1FF	
	512 バイト
	8051 xdata RAM
E000	



2.12 エンドポイント RAM

2.12.1 サイズ

- 3 x 64 バイト (エンドポイント 0 および 1)
- 8 x 512 バイト (エンドポイント 2、4、6、8)

2.12.2 構成

- EP0
- 双方向エンドポイント ゼロ、64 バイト バッファ
- EP1IN、EP1OUT
- 64 バイトバッファ、バルク転送またはインタラプト転送用
- EP2、4、6、8
- 8 個の 512 バイト バッファ、バルク転送、インタラプト転送 またはアイソクロナス転送用。EP4 および EP8 は二重にバッ ファリング可能。EP2 および 6 は、いずれも二重、三重、ま たは四重バッファ型にできます。ハイスピードエンドポイン トのコンフィグレーション オプションについては、図 2-5 を 参照してください。

2.12.3 セットアップ データ バッファ


0xE6B8-0xE6BF の別個の 8 バイト バッファは、コントロール転送からのセットアップ データを保持します。

2.12.4 エンドポイントのコンフィグレーション (ハイスピード モード)

エンドポイント 0 および 1 は、すべてのコンフィグレーションについて同じです。エンドポイント 0 は唯一の CONTROL エンドポイントであり、エンドポイント 1 はバルクと INTERRUPT のいずれにすることもできます。

エンドポイントバッファは、列に示された12のコンフィグレーションのいずれか1つに構成できます。フルスピードのバルクモードで動作する場合、各バッファの最初の64バイトのみが使用されます。たとえば、ハイスピードでは、最大パケットサイズは512バイトですが、フルスピードでは64バイトです。バッファは512バイトバッファにコンフィグレーションされていますが、フルスピードでは、最初の64バイトのみが使用されます。未使用のエンドポイントバッファ空き領域は他の処理には使用できません。サンプルのエンドポイントコンフィグレーションは、EP2-1024二重バッファ型、EP6-512四重バッファ型(コラム8)です。

図 2-5. エンドポイントのコンフィグレーション





2.12.5 初期設定されたフル スピードモードの設定

表 5. 初期設定されたフルスピードモードの設定 ^[45]

選択可能な設定	0	1	2	3
ep0	64	64	64	64
ep1out	0	64 バルク	64 インタラプト	64 インタラプト
ep1in	0	64 バルク	64 インタラプト	64 インタラプト
ep2	0	64 バルク アウト(2 x)	64 インタラプト アウト (2 x)	64 アイソクロナス アウト(2 x)
ep4	0	64 バルク アウト(2 x)	64 バルク アウト(2 x)	64 バルク アウト(2 x)
ерб	0	64 バルク イン(2 x)	64 インタラプト イン (2 x)	64 アイソクロナス イン(2 x)
ep8	0	64 バルク イン(2 x)	64 バルク イン(2 x)	64 バルク イン(2 x)

2.12.6 初期設定されたハイスピードモードの設定

表 6. 初期設定されたハイスピードモードの設定 ^[45]

選択可能な設定	0	1	2	3
ep0	64	64	64	64
ep1out	0	512 バルク ^[6]	64 インタラプト	64 インタラプト
ep1in	0	512 バルク ^[6]	64 インタラプト	64 インタラプト
ep2	0	512 バルク アウト(2 x)	512 インタラプト アウト (2x)	512 アイソクロナス アウト(2 x)
ep4	0	512 バルク アウト(2 x)	512 バルク アウト(2 x)	512 バルク アウト(2 x)
ер6	0	512 バルク イン(2 x)	512 インタラプト イン (2 x)	512 アイソクロナス イン(2 x)
ep8	0	512 バルク イン(2 x)	512 バルク イン(2 x)	512 バルク イン(2 x)

2.13 外部 FIFO インタフェース

2.13.1 アーキテクチャ

FX2LP スレーブ FIFO アーキテクチャは、エンドポイント RAM に 8 個の 512 バイト ブロックを持ちます。これらは FIFO メモ リとして直接機能し、FIFO 制御信号 (IFCLK、SLCS#、SLRD、 SLWR、SLOE、PKTEND、フラグなど)によって制御されます。 処理中には、この 8 個の RAM ブロックのうち、SIE から満たさ れるか空にされるものもあれば、I/O 転送ロジックに接続され るものもあります。転送ロジックは内部で生成される制御信号 用の GPIF、および外部で制御される転送用のスレーブ FIFO と いう2つの形式をとります。

2.13.2 マスタ/スレーブの制御信号

FX2LPエンドポイントFIFOSは、物理的に異なった8個の256x16 RAM ブロックとして実装されます。8051/SIE は、USB (SIE) ド メインと 8051-I/O 単位ドメインの 2 つのドメイン間で RAM ブ ロックをどれでも切り替えることができます。このスイッチン グは、「USB FIFOS」と「スレーブ FIFOS」間の転送時間を基本 的に不要とすることでほとんど同時に実行されます。これらは 物理的には同じメモリであるため、実際にはバイトがバッファ 間で転送されることはありません。

どの時点においても、SIE 制御下で USB データによって満たさ れる/空にされる RAM ブロックもあれば、8051、I/O 制御ユ ニット、またはその両方で使用できる RAM ブロックもありま す。RAMブロックはUSBドメインでは単一のポートとして動作 し、8051-I/O ドメインではデュアル ポートとして動作します。

前述のとおり、ブロックは、単一バッファ、二重バッファ、三 重バッファ、または四重バッファ型でコンフィグレーションで きます。

I/O 制御ユニットは、内部マスタ(マスタを M と表記)または 外部マスタ(スレーブをSと表記)のいずれかのインタフェー スを実装します。

マスタ(M)モードでは、GPIF は FIFO を選択するように内部 で FIFOADR[1..0] を制御します。 RDY ピン(56 ピン パッケージ では 2 個、100 ピン/ 128 ピンパッケージでは 6 個)は、外部 FIFO または必要に応じて他のロジックからのフラグ入力とし て使用できます。 GPIF は、内部で派生したクロックから、また は外部から供給された(IFCLK)クロックから、最大データ転送 率 96 MB/ 秒 (16 ビットのインタフェースで 48 MHz IFCLK) で 実行できます。

スレーブ(S)モードでは、FX2LPは、内部で派生したクロッ クと外部から供給されたクロック(IFCLK、最大周波数は 48 MHz) のいずれか、および外部ロジックからの SLCS#、SLRD、 SLWR、SLOE、PKTEND 信号を受け入れます。外部 IFCLK を使用 する場合、外部クロックはIFCLKSRC ビットによって外部クロッ クに切り替わる前に存在していなければなりません。各エンド ポイントは、内部コンフィグレーションによってバイトまたは ワード処理に対して個々に選択でき、スレーブ FIFO イネーブ ル出力信号である SLOE によって選択された幅のデータがイ ネーブルになります。外部ロジックは、スレーブ FIFO へのデー タ書き込み時にイネーブル出力信号が非アクティブになるよう にする必要があります。また、スレーブインタフェースは非同 期にも動作できます。この場合、同期モードにおけるクロック

注

「0」は「実装なし」を意味します。 「2 x」は「二重バッファ型」を意味します。 5.

これらのバッファは 64 バイトですが USB 2.0 準拠のために 512 バイトとしてレポートされます。 ユーザは 64 バイトよりも大きなパケットを EP1 に転送してはな



修飾子としてではなく SLRD 信号と SLWR 信号がストローブとして直接動作します。 SLRD、 SLWR、 SLOE、および PKTEND 信 号は、SLCS#信号によってゲートされます。

2.13.3 GPIF および FIFO クロック速度

8051 レジスタ ビットは、内部に供給されるインタフェース ク ロックである 30 MHz と 48 MHz の 2 つの周波数のうちの 1 つ を選択します。または、IFCLKピンに外部から入力される5MHz ~ 48 MHz のクロックをインタフェース クロックとして使用で きます。GPIFと FIFO が内部で記録される場合は、IFCLK を出力 クロックとして機能するようにコンフィグレーションできま す。IFCONFIG レジスタの出力イネーブル ビットは、このクロック出力を必要に応じてオフにします。IFCONFIGレジスタ内の別 のビットは、IFCLK 信号をその供給が内部か外部かに関係なく 反転します。

2.14 **GPIF**

GPIF は、ユーザによるプログラムが可能な有限のステート マ シンによって駆動される、フレキシブルな 8 ビットまたは 16 ビットのパラレル インタフェースです。GPIF は、CY7C68013A / 15A をイネーブルにしてローカル バス マスタリングを実行 し、ATA インタフェース、プリンタ パラレル ポート、Utopia などのさまざまなプロトコルを実装できます。

GPIF には、6 つのプログラマブルな Control Output (CTL)、9 つ の Address Output (GPIFADRx)、および 6 つの汎用 Ready Input (RDY) があります。 データ バスの幅は 8 ビットまたは 16 ビット にできます。各 GPIF ベクトルは、Control Output の状態を定義 し、遷移する前に、Ready Input(または複数の入力)がどのよ うな状態にならなければならないかを決定します。GPIF ベクト ルをプログラムして、FIFO を次のデータ値に進ませる、または アドレスを進ませるといったことができます。GPIF ベクトルの シーケンスは、単一の波形を生成し、これは FX2LP と外部デバ イスとの間で任意のデータを移動するために実行されます。

2.14.1 6 つの Control OUT 信号

100 ピンと 128 ピンのパッケージは、6 つの Control Output ピ ン (CTL0 ~ CTL5) をすべて持っています。8051 は CTL 波形を 定義するようにGPIFユニットをプログラムします。 56ピンパッ ケージは、これらの3つの信号(CTL0~CTL2)を持っています。CTLx 波形エッジを1クロックごとに(48 MHz クロックで は 20.8 ns) 遷移するようにプログラムできます。

2.14.2 6 つの Ready IN 信号

100 ピンと 128 ピンのパッケージは、6 つの Ready Input (RDY0 ~ RDY5) をすべて持っています。8051 は、GPIF 分岐について RDY ピンをテストするように GPIF ユニットをプログラムしま す。56 ピン パッケージは、これらの 2 つの信号(RDYO~1) を持っています。

2.14.3 9 つの GPIF Address OUT 信号

100 ピンおよび 128 ピン パッケージでは 9 つの GPIF アドレス 行(GPIFADR[8..0]) を使用できます。GPIF アドレス行は、最大 512 バイト ブロックの RAM 全体のインデックス化をイネーブ ルにします。さらに多くのアドレス行が必要な場合は、I/Oポー トのピンが使用されます。

2.14.4 ロング転送モード

マスタ モードでは、8051 は最大 2³² トランザクションの不応 答転送のために GPIF トランザクション カウント レジスタ (GPIFTCB3、GPIFTCB2、GPIFTCB1、または GPIFTCB0) を適切 に設定します。GPIF は、データ フローを自動的に調整して、要 求されたすべての数のトランザクションが完了するまでアン ダーフローまたはオーバーフローを防止します。GPIF はこれらのレジスタの値を減算して、トランザクションの現在のステー タスを表します。

2.15 ECC 生成 [7]

EZ-USB は、GPIF またはスレーブ FIFO インタフェースを通過す るデータの ECC (誤り訂正符号)を計算できます。次の 2 つの ECC コンフィグレーションがあります。これらは、それぞれが 256 バイトにわたって計算される 2 つの ECC(SmartMedia 規 格)、および 512 バイトにわたって計算される 1 つの ECC とい う2とおりです。

ECC は、1 ビットのエラーを訂正でき、2 ビットのエラーを検 出できます。

2.15.1 ECC の実装

次の2つのECC コンフィグレーションはECCM ビットで選択さ れます。

ECCM = 0

2 つの 3 バイト ECC。 それぞれが 256 バイトのデータ ブロック にわたって計算されます。 このコンフィグレーションは SmartMedia の規格に準拠しています。

ECCRESET に値を書き込んで、データを GPIF またはスレーブ FIFO インタフェースを介して渡します。 先頭の 256 バイトの データの ECC が計算され、ECC1 に格納されます。次の 256 バ イトの ECC が ECC2 に格納されます。2番目の ECC が計算され た後は、その後インタフェースを介してデータがさらに渡され たとしても、ECCRESET が再び書き込まれるまで ECC x レジス タは変更されません。

ECCM = 1

512 バイトのデータ ブロックにわたって計算される 1 つの 3 バ

ECCRESET に値を書き込んで、データを GPIF またはスレーブ FIFO インタフェースを介して渡します。先頭の 512 バイトの データの ECC が計算され、ECC1 に格納されます。ECC2 は使用 されません。ECC が計算された後は、その後インタフェースを 介してデータがさらに渡されたとしても、ECCRESET が再び書 き込まれるまで ECC1 は変更されません。

2.16 USB のアップロードとダウンロード

コアは、内部 16 KB の RAM、および内部 512 バイトのスクラッ チ パッド RAM のデータ内容を、ベンダ固有のコマンドを介し て直接編集できます。この機能は、通常はユーザ コードをソフ ト ダウンロードするときに使用され、8051 がリセットにホー ルドされている場合のみ内部 RAM との間でのみ使用できます。 使用可能な RAM 空間は 0x0000Đ0x3FFF(コード/データ)か らの 16 KB、および 0xE000Đ0xE1FF(スクラッチ パッド データ RAM)からの 512 バイトです。^[8]

7 ECC ロジックを使用するには、GPIF またはスレーブ FIFO インタフェースをバイト幅動作に構成する必要があります。 8.データがホストからダウンロードされた後、「ローダー」を内部 RAM から実行してダウンロードされたデータを外部メモリに転送できます。



2.17 オートポインタ アクセス

FX2LP には 2 つのまったく同じオートポインタが用意されています。これらは内部 8051 データ ポインタに似ていますが、メモリ アクセスごとにオプションでインクリメントできるという機能が追加されています。この機能は、内部 RAM と外部 RAM の両方との間で使用できます。オートポインタは、モード ビット(AUTOPTRSET-UP.0)の制御下にある外部 FX2LP レジスタで使用できます。外部 FX2LP オートポインタ アクセスを(0xE67B~ 0xE67C で)使用すると、オートポインタはデバイスへの外部および内部 RAM すべてにアクセスできます。

また、オートポインタは、FX2LP レジスタまたはエンドポイント バッファ空間をポイントできます。オートポインタの外部メモリへのアクセスがイネーブルになると、XDATA とコード空間の 0xE67B と 0xE67C の位置は使用できなくなります。

2.18 I²C コントローラ

FX2LP には、2 つの内部コントローラによって駆動される 1 つの I^2C ポートがあります。この 1 つの内部コントローラはブート時に自動的に動作して VID/PID/DID およびコンフィグレーション情報をロードします。また、もう 1 つの内部コントローラは 8051 が動作時に外部の I^2C デバイスを制御するために使用します。 I^2C ポートは、マスタ モードのみで動作します。

2.18.1 I²C ポートのピン

 I^2 C ピンである SCL と SDA は、EEPROM が FX2LP に接続されていない場合であっても外部 $2.2\,\Omega$ プルアップ抵抗を持たなければなりません。外部の EEPROM デバイス アドレス ピンは、適切にコンフィグレーションされている必要があります。 デバイス アドレス ピンのコンフィグレーションについては、表 7 を参照してください。

表 7. EEPROM アドレスピンの設定

バイト	品種例	A2	A1	A0
16	24LC00 ^[9]	該当なし	該当なし	該当なし
128	24LC01	0	0	0
256	24LC02	0	0	0
4K	24LC32	0	0	1
8K	24LC64	0	0	1
16K	24LC128	0	0	1

2.18.2 $I^{2}C$ インタフェース ブート ロード アクセス

パワーオン リセット時には、 I^2 C インタフェース ブート ローダは、VID/PID/DID コンフィグレーション バイトおよび最大 16 KB のプログラム/データをロードします。使用可能な RAM 空間は、Ox0000D0x3FFF の 16KB、および $OxE0000 \sim OxE1FF$ の 512 バイトです。0xE1FF の 512 バイトです。0xE1FF の 512 トは、パワー オン リセットの後のみ発生します。

2.18.3 I²C インタフェース汎用アクセス

8051 は、 I^2 CTL レジスタおよび I2DAT レジスタを使用して I^2 C バスに接続されている周辺デバイスを制御できます。FX2LP は I^2 C マスタ制御のみを提供し、これが I^2 C スレーブとなることは ありません。

2.19 EZ-USB FX2 との互換性

EZ-USB FX2LP は、EZ-USB FX2 と外形形状、構造上の互換性があり、極少数の例外はあるものの機能上も互換性があります。このため、設計者はシステムを FX2 から FX2LP にアップグレードする場合、移行を簡単に行えます。ピンの機能と用意されたパッケージは同じであり、FX2 のために以前開発されたファームウェアの大部分が FX2LP でも機能します。

FX2 から FX2LP に移行する場合、部品表の変更とメモリ割り当ての見直し(内部メモリが増加しているため)が必要です。EZ-USB FX2 から EZ-USB FX2LP への移行の詳細については、サイプレス Web サイトで入手できるアプリケーション ノート「Migrating from EZ-USB FX2 to EZ-USB FX2LP」を参照してください。

表 8. 部品番号の変換表

EZ-USB FX2 部品番号	EZ-USB FX2LP 部品番号	パッケージ 説明
CY7C68013-56PVC	CY7C68013A-56PVXC または CY7C68014A-56PVXC	56ピン SSOP
CY7C68013-56PVCT	CY7C68013A-56PVXCT または たは CY7C68014A-56PVXCT	56 ピン SSOP - テー プおよび リール
CY7C68013-56LFC	CY7C68013A-56LFXC または CY7C68014A-56LFXC	56 ピン QFN
CY7C68013-100AC	CY7C68013A-100AXC または CY7C68014A-100AXC	100ピン TQFP
CY7C68013-128AC	CY7C68013A-128AXC または CY7C68014A-128AXC	128ピン TQFP

2.20 CY7C68013A / 14A と CY7C68015A / 16A の違い

CY7C68013A は、外形形状、構造、機能が CY7C68014A と同じです。CY7C68015A は、外形形状、構造、機能が CY7C68016A と同じです。CY7C68014A および CY7C68016A は、それぞれ CY7C68013A および CY7C68015A よりもサスペンド電流が低く、消費電力に敏感な電池式アプリケーションには理想的です。

CY7C68015A および CY7C68016A は、56 ピンの QFN パッケージのみで入手できます。IFCLK と CLKOUT がいずれも 56 ピンパッケージで不要な場合、柔軟性を高めるために 2 つの追加のGPIO 信号が CY7C68015A および CY7C68016A に用意されています。

FX2 56 ピン アプリケーションをバスパワーで動作するシステムに直接変換する USB 開発者は、これらの追加の信号から直接恩恵を受けます。2 つの GPIO によって、開発者はバスパワーで動作するアプリケーションのパワー制御回路に必要な信号を、FX2LP のピン数の多いバージョンに変更せずに入手できます。

CY7C68015A は、56 ピン QFN パッケージのみで入手できます。

表 9. CY7C68013A / 14A と CY7C68015A / 16A のピンの違い

CY7C68013A/CY7C68014A	CY7C68015A/CY7C68016A
IFCLK	PE0
CLKOUT	PE1



3. ピンの割り当て

16ページの図 3-1 は、5 つのパッケージ タイプのすべての信号を示しています。以降のページでは、各ピンの図に加えて、128ピン、100ピン、および 56ピンのパッケージで信号のどのフルセットを利用できるかを示した組み合わせの図も示します。

16 ページの図 3-1 の 56 ピンパッケージの左端に示された信号は、記載されているとおり CY7C68013A/14A と CY7C68015A/16A の違いがありますが、FX2LP ファミリのすべてのバージョンに共通します。

ポート、GPIF マスタ、およびスレーブ FIFO という 3 つのモードはすべてのパッケージバージョンで使用できます。これらのモードによって図の右端の信号が定義されます。8051 は、IFCONFIG[1:0] レジスタ ビットを使用してインタフェース モードを選択します。ポート モードは、パワーオン デフォルト コンフィグレーションです。

100 ピンのパッケージは、次のピンを追加することで 56 ピンパッケージに機能を追加しています。

- PORTC または GPIFADR[7:0] アドレス信号
- PORTE または、GPIFADR[8] アドレス信号および 7 つの追加 8051 信号
- 3 つの GPIF Control 信号
- 4 つの GPIF Ready 信号
- 9 つの 8051 信号 (2 つの USART、3 つのタイマ入力、INT4、および INT5#)
- BKPT、RD#、WR#。

128 ピン パッケージは、8051 アドレスおよびデータ バスのほか、制御信号を追加しています。2つの必須信号 RD#および WR#は、100 ピン バージョンに存在することに注意してください。

100 ピンおよび 128 ピンのバージョンでは、8051 が PORTC との読み取り/書き込みを実行する時に、RD# ピンと WR# ピンにパルスを送るように8051制御ビットを設定できます。この機能は、CPUCS レジスタに PORTCSTB ビットを設定することでイネーブルになります。

セクション 9.5 は、PORTC へのアクセス時の読み取り/書き込みストローブ機能のタイミング図を示したものです。








図 3-2. CY7C68013A / CY7C68014A 128 ピン TQFP のピン割り当て

		128	126 127	125	ш	122		170	118	117	115	114	113	1 1 1 1 1 1 1 1	110	109	108	106	105	103			7
	\bigcirc	A10	A9	GND	PD7/FD15	PD5/FD13	PD4/FD	A6 A7	A5	A C	PE7/GPIFADR8	PE6/T2EX	PF5/INT6	PE3/RXDUOUI	PE2/T2OUT	PE1/T10U1	PE0/T0OUT	INTS #	PD3/FD11	PD1/FD9 PD2/FD10) ì		
2	CLKOUT VCC				15	1 - 3	12				FADR8	×	2, 5		§	Ĭ	Ĭ		=	10	PΙ	D0/FD8 /AKEUP	102
4 5	GND RDY0/*SLF RDY1/*SLV																					VCC RESET# CTL5	99 98
6 7	RDY2 RDY3																					A3 A2	97 96
9 10	RDY4 RDY5 AVCC																					A1 A0	95 94 93
11	XTALOUT XTALIN																		PA			GND SLCS# KTEND	92
13 14 15	AGND NC NC																			PA:	5/FIF	OADR1 OADR0	90 89
16	NC NC AVCC																					D7 D6 D5	88 87 86
18 19 20	DPLUS DMINUS AGND						С	Y7(3013 28 ヒ				80	14	4					PA2	3/*WU2 /*SLOE	85
21	A311 A12																					#INT1/ INT0/ VCC	83 82 81
23 24 25	A13 A14 A15																					GND IFADR7	80 79 78
26 27	VCC GND																			PC:	5/GP	IFADR6 IFADR5 IFADR4	77 76
28 29 30	INT4 T0 T1																			PC: PC:	3/GP 2/GP	IFADR3 IFADR2	75 74 73
31	T2 *IFCLK																			PC	O/GP	IFADR1 IFADR0 [†] FLAGC	72 71
33 34 35	RESERVED BKPT EA																			C	TL1/ ³	FLAGB FLAGA	70 69 68
36	SCL SDA																					VCC CTL4 CTL3	67
38	OE#	P			-	PB1	PB2	PR3		_, -	n _'		PR4	DB7	PB7							GND	65
		SEN#	RD#	П	ПП		ПП	$\neg \vdash$	ПП	ПГ	$\Box\Box$	\Box	$\neg \Gamma$		\Box				П	D	<u> </u>		
		39	41	42	ШЦ	⊔ ⊔	ш		 	グラ	Ј Ш	ШЦ	当 に	┙┕	Ј Ш	Ш	59 しま	Ј Ц	Ш	63			



	[図 3-3.	CY	7 C 6	801	3A	/ c	Y70	C68	014	A 10	00 Ł	ピン	TQ	FP (のヒ	゚ン	割り	ノ当	7				
		100	98	97	96	95	94	93	9)	2] [9	89	88	87	86	85	84	83	82	81					
	0	CLKOUT	PD7/FD15	PD6/FD14	PD5/FD13	PD4/FD12		DE7/GDIEADDS	DE6/T2EV	DEE/INITA	PE3/RxD0OUT	PE2/T2OUT	PE1/T1OUT	PE0/T0OUT	VCC	INT5 #	PD3/FD11	PD2/FD10	PD1/FD9					
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30	VCC GND RDY0/*SL RDY1/*SL RDY2 RDY3 RDY4 RDY5 AVCC XTALOUT XTALIN AGND NC NC NC AVCC DPLUS DMINUS AGND VCC GND INT4 T0 T1 T2 *IFCLK RESERVEL BKPT SCL SDA	D			CY		10	00	ピ :	7	ΓQI	FP						PASPAS PASPAS PCSPCSPCS PCSCCCCCCCCCCCCC	* .AG .6/F .6/F .7/G .6/G .6/G .6/G .7/G .7/G .7/G .7/G .7/G .7/G .7/G .7	WAR iD/: *PKC A3// A1/: A1/: A1/: PIF PIF PIF PIF /*F	ESE CTT GN SLC (TEN) AD (INT FAD FAD FAD FAD FLAO FLAO FLAO V	UPCT#5NPR102E##CDNPR65RR32RR0CBACCL4	88 77 77 77 77 77 77 77 77 77 77 66 66 66	9 8 8 7 6 6 5 4 3 3 2 1 0 9 8 8 7 7 6 6 3 3 2 1 1 0 9 8 8 7 7 7 7 7 8 8 8 9 9 9 9 9 9 9 9 9
		RD#	ПП	П	П	\neg	П	ΤГ	$\neg \vdash$	ΤГ	11	П	П	\Box	П	\Box	\Box	\Box	П					
		31	33	34	35	36	37	%] [%	2 E		42	43	4	45	46	47	48	49	50					

* は極性をプログラムできる機能を示します。



図 3-4. CY7C68013A / CY7C68014A 56 ピン SSOP のピン割り当て


CY7C68013A/CY7C68014A 56 ピン SSOP

ı			l
1	PD5/FD13	PD4/FD12	56
2	PD6/FD14	PD3/FD11	55
3	PD7/FD15	PD2/FD10	54
4	GND	PD1/FD9	53
5	CLKOUT	PD0/FD8	52
6	VCC	*WAKEUP	51
7	GND	VCC	50
8	RDY0/*SLRD	RESET#	49
9	RDY1/*SLWR	GND	48
10	AVCC	PA7/*FLAGD/SLCS#	47
11	XTALOUT	PA6/PKTEND	46
12	XTALIN	PA5/FIFOADR1	45
13	AGND	PA4/FIFOADR0	44
14	AVCC	PA3/*WU2	43
15	DPLUS	PA2/*SLOE	42
16	DMINUS	PA1/INT1#	41
17	AGND	PA0/INT0#	40
18	VCC	VCC	39
19	GND	CTL2/*FLAGC	38
20	*IFCLK	CTL1/*FLAGB	37
21	RESERVED	CTL0/*FLAGA	_36
22	SCL	GND	_35
23	SDA	VCC	34
24	VCC	GND	33
25	PB0/FD0	PB7/FD7	32
26	PB1/FD1	PB6/FD6	31
27	PB2/FD2	PB5/FD5	30
28	PB3/FD3	PB4/FD4	29
	ı		

^{*} は極性をプログラムできる機能を示します。



図 3-5. CY7C68013A / 14A / 15A / 16A 56 ピン QFN のピン割り当て



* は極性をプログラムできる機能を示します。 ** は CY7C68015A/CY7C68016A のピン配置を示します。



ЗА 4Α 7A 8A 1A 3B 2B В --18 4B 5B 6B 7B 8B 2C 7C С --1C 3C 4C 5C 6C 8C 2D 8D 1D 7D D ---1E 7E 8E E --2E 8F F ... 1F 2F 3F 6F 7F 4F 2G G-1G 3G 4G 6G 7G 8G ЗН 7H 2H 4H 5H (6H 8H] Н... 1H

図 3-6. CY7C68013A 56 ピン VFBGA のピン割り当て - 上面図



3.1 CY7C68013A / 15A ピンの説明

各ピンの機能は次のとおりです。[10]

表 10. FX2LP ピンの説明

128 TQFP	100 TQFP	56 SSOP	56 QFN	56 VFBGA	名前	タイプ	デフォルト	説明
10	9	10	3	2D	AVCC	電源	該当なし	アナログ VCC。このピンを 3.3V の電源に接続します。こ の信号は、チップのアナログのセクションへの電力を提 供します。
17	16	14	7	1D	AVCC	電源	該当なし	アナログ VCC。このピンを 3.3V の電源に接続します。こ の信号は、チップのアナログのセクションへの電力を提 供します。
13	12	13	6	2F	AGND	グランド	該当なし	アナログ グランド。 できる限り短いパスでグランドに接続します。
20	19	17	10	1F	AGND	グランド	該当なし	アナログ グランド。 できる限り短いパスでグランドに接続します。
19	18	16	9	1E	DMINUS	I/O/Z	Z	USB D- 信号。USB D- 信号に接続します。
18	17	15	8	2E	DPLUS	I/O/Z	Z	USB D+ 信号。 USB D+ 信号に接続します。
94	-	-	-	-	A0	出力	L	8051 アドレス バス。このバスは常時駆動されます。8051
95	-	-	_	_	A1	出力	L	が内部 RAM をアドレス指定する場合、これは内部アドレ
96	_	_	-	-	A2	出力	L	スを反映します。
97	_	_	_	_	A3	出力	L	
117	_	_	_	_	A4	出力	L	
118	_	_	_	_	A5	出力	L	
119	_	_	-	_	A6	出力	L	
120	_	_	_	_	A7	出力	L	
126	_	_	_	_	A8	出力	L	
127	_	_	-	-	A9	出力	L	
128	_	_	_	_	A10	出力	L	
21	_	_	_	_	A11	出力	L	
22	_	_	_	_	A12	出力	L	
23	_	_	_	_	A13	出力	L	
24	_	_	-	-	A14	出力	L	
25	_	_	_	_	A15	出力	L	
59	_	_	_	_	D0	I/O/Z	Z	8051 データ バス 。この双方向バスは、非アクティブ時に
60	_	_	-	_	D1	I/O/Z	Z	はハイ インピーダンスになり、バス読み取りについては
61	_	_	_	_	D2	I/O/Z	Z	入力、バス書き込みについては出力です。データバスは
62	_	_	_	_	D3	I/O/Z	Ζ	外部 8051 プログラムおよびデータ メモリに使用されま
63	_	_	_	_	D4	I/O/Z	Z	」す。データ バスは外部バス アクセスについてのみアク トティブであり、サスペンド状態ではLOWで駆動されます。
86	_	_	 	_	D5	I/O/Z	Z	
87	_	_	_	_	D6	I/O/Z	Z	
88	_	_	_	_	D7	I/O/Z	Z	
39	_	_	-	_	PSEN#	出力	H	プログラムストアイネーブル。このアクティブ LOW 信号は、外部メモリからの 8051 コード フェッチを示します。 EA ピンが LOW のときは 0x4000-0xFFFF からの、または EA ピンが HIGH のときは 0x0000-0xFFFF からのプログラム メモリのフェッチがアクティブです。

注
10. 使用しない入力はフローティング状態のままにしないようにしてください。必要に応じて HIGH または LOW のいずれかに接続してください。起動時およびスタンパイ状態での信号を保証するために、出力はプルアップまたはプルダウンのみにする必要があります。また、デバイスの電力が遮断されている間、ピンが駆動されないようにする必要もあります。



128 TQFP	100 TQFP	56 SSOP	56 QFN	56 VFBGA	名前	タイプ	デフォルト	
34	28	_	_		ВКРТ	出力	L	ブレークポイント。このピンは、8051 アドレス バスが BPADDRH/L レジスタと一致し、ブレークポイントが BREAKPT レジスタでイネーブルにされている(BPEN = 1)と、アクティブ(HIGH)になります。BREAKPT レジスタの BPPULSEビットがHIGHのとき、この信号は12-/24-/48 MHz クロックの 8 クロック時間の間 HIGH を出力します。BPPULSE ビットが LOW のときは、8051 が BREAKPT レジスタ内の BREAK ビットを(これに 1 を書き込むことで)クリアするまで信号は HIGH のままとなります。
99	77	49	42	8B	RESET#	入力 	該当なし	アクティブLOWリセット。チップ全体をリセットします。 詳細については 7ページのセクション 2.9 「リセットと ウェークアップ」を参照してください。
35	-	-	_	_	EA	入力	該当なし	外部アクセス。このピンは、 8051 がアドレス $0x0000$ と $0x3FFF$ との間のどこからコードをフェッチするかを決定します。 $EA=0$ のとき、 8051 はこのコードをその内部RAM からフェッチします。 $EA=1$ のとき、 8051 はこのコードを外部メモリからフェッチします。
12	11	12	5	1C	XTALIN	入力	該当なし	水晶振動子入力。このピンを 24 MHz の並列共振、基本波モード水晶振動子に接続し、負荷コンデンサを介して GND に接続します。 また、別のクロック ソースから派生した外部 24-MHz の方形波によって XTALIN を駆動してもかまいません。外部ソースから駆動する場合、駆動信号は 3.3V の方形波となる必要があります。
11	10	11	4	2C	XTALOU T	出力	該当なし	水晶振動子出力。このピンを 24 MHz の並列共振、基本波 モード水晶振動子に接続し、負荷コンデンサを介して GND に接続します。 外部クロックを使用して XTALIN を駆動する場合は、この ピンを開放しておきます。
1	100	5	54	2B	CY7C68 013A お よび および CY7C68	O/Z	12 MHz	CLKOUT: 24 MHz 入力クロックに位相同期した 12-、24-または 48 MHz クロック。8051 はデフォルトでは 12 MHz の処理になっています。8051 は CPUCS.1 = 1 を設定することでこの出力をスリーステートにできます。
LQ.					014A CY7C68 015A お よび CY7C68 016A の PE1	I/O/Z		E1 は双方向の I/O ポート ピンです。
ポー 82	F A 67	40	33	8G	PAO ま	I/O/Z	I	機能が PORTACFG.0 によって選択される多重化されたピ
					たは INT0#		(PA0)	ン PAO は双方向の I/O ポート ピンです。 INTO# は、エッジ トリガ(ITO = 1)またはレベル トリガ (ITO = 0)される、アクティブ LOW 8051 INTO 割り込み 入力信号です。
83	68	41	34	6G	PA1 または INT1#	I/O/Z	(PA1)	機能が以下によって選択される多重化されたピン: PORTACFG.1 PA1 は双方向の I/O ポート ピンです。 INT1# は、エッジ トリガ(IT1 = 1)またはレベル トリガ (IT1 = 0)される、アクティブ LOW 8051 INT1 割り込み 入力信号です。



128	100	ピクの _ま	56	56	<i>h</i> **			-Wan
TQFP	TQFP	SSOP	QFN	VFBGA	名前	タイプ	デフォルト	説明
84	69	42	35	8F	PA2 または SLOE または	I/O/Z	(PA2)	機能が 2 つのビットによって選択される多重化されたピン: FCONFIG[1:0]. PA2 は双方向の I/O ポート ピンです。 SLOE は、FD[70] または FD[150] に接続されるスレーブ FIFO に対する出力イネーブルです。入力専用端子であり極性のプログラムが FIFOPINPOLAR.4 にて可能です。
85	70	43	36	7F	PA3 または WU2	I/O/Z	(PA3)	機能が以下によって選択される多重化されたピン: WAKEUP.7 および OEA.3 PA3 は双方向の I/O ポート ピンです。 WU2 は USB ウェークアップのもう 1 つのソースであり、WU2EN ビット(WAKEUP.1)によってイネーブルになり、WU2POL(WAKEUP.4)によって極性が設定されます。8051 がサスペンド状態で、WU2EN = 1 のとき、このピンの遷移が発振器を起動し、8051 に対して割り込みを発生し、サスペンド モードからの復帰を可能にします。WU2EN = 1 のとき、このピンのアサートによって、チップのサスペンド状態が禁止されます。
89	71	44	37	6F	PA4 または FIFOAD RO	I/O/Z	(PA4)	機能が以下によって選択される多重化されたピン: IFCONFIG[10]。 PA4 は双方向の I/O ポート ピンです。 FIFOADR0 は、FD[70] または FD[150] に接続されるス レーブ FIFO に対するアドレス選択ピンです。(入力専用 ピン)
90	72	45	38	8C	PA5 または FIFOAD R1	I/O/Z	(PA5)	機能が以下によって選択される多重化されたピン: IFCONFIG[10]。 PA5 は双方向の I/O ポート ピンです。 FIFOADR1 は、FD[70] または FD[150] に接続されるスレーブ FIFO に対するアドレス選択ピンです。(入力専用ピン)
91	73	46	39	7C	PA6 または PKTEND	I/O/Z	(PA6)	機能が IFCONFIG[1:0] ビットによって選択される多重化されたピン。 PA6 は双方向の I/O ポート ピンです。 PKTEND は、エンドポイントに FIFO パケット データを転送する時に使用されます。その極性はFIFOPINPOLAR.5 からプログラム可能です。(入力ピン)
92	74	47	40	6C	PA7 または FLAGD または SLCS#	I/O/Z	(PA7)	機能が IFCONFIG[1:0] ビットおよび PORTACFG.7 ビット によって選択される多重化されたピン。 PA7 は双方向の I/O ポート ピンです。 FLAGD は、プログラマブルなスレーブ FIFO 出力ステー タス フラグ信号です。 SLCS# は、その他のスレーブ FIFO イネーブル/スト ローブをすべてゲートします
ポー 44		125	10	Тэц	DDO #	I/O/Z	Ti .	
	34	25	18	3H	PB0 または FD[0]		(PB0)	ン:IFCONFIG[10] PBO は双方向の I/O ポート ピンです。 FD[0] は双方向の FIFO/GPIF データ バスです。
45	35	26	19	4F	PB1 ま たは FD[1]	I/O/Z	(PB1)	機能が以下のビットによって選択される多重化されたピン: IFCONFIG[10] PB1 は双方向の I/O ポート ピンです。 FD[1] は双方向の FIFO/GPIF データ バスです。
46	36	27	20	4H	PB2 ま たは FD[2]	I/O/Z	(PB2)	機能が以下のビットによって選択される多重化されたピン: IFCONFIG[10] PB2 は双方向の I/O ポート ピンです。 FD[2] は双方向の FIFO/GPIF データ バスです。



128 TQFP	100 TQFP	56 SSOP	56 QFN	56 VFBGA	名前	タイプ	デフォルト	説明
47	37	28	21	4G	PB3 ま たは FD[3]	I/O/Z	(PB3)	機能が以下のビットによって選択される多重化されたピン: IFCONFIG[10] PB3 は双方向の I/O ポート ピンです。 FD[3] は双方向の FIFO/GPIF データ バスです。
54	44	29	22	5H	PB4 ま たは FD[4]	I/O/Z	(PB4)	機能が以下のビットによって選択される多重化されたピン: IFCONFIG[10] PB4 は双方向の I/O ポート ピンです。 FD[4] は双方向の FIFO/GPIF データ バスです。
55	45	30	23	5G	PB5 ま たは FD[5]	I/O/Z	(PB5)	機能が以下のビットによって選択される多重化されたピン: IFCONFIG[10] PB5 は双方向の I/O ポート ピンです。 FD[5] は双方向の FIFO/GPIF データ バスです。
56	46	31	24	5F	PB6 ま たは FD[6]	I/O/Z	(PB6)	機能が以下のビットによって選択される多重化されたピン: IFCONFIG[10] PB6 は双方向の I/O ポート ピンです。 FD[6] は双方向の FIFO/GPIF データ バスです。
57	47	32	25	6H	PB7 ま たは FD[7]	I/O/Z	(PB7)	機能が以下のビットによって選択される多重化されたピン: IFCONFIG[10] PB7 は双方向の I/O ポート ピンです。 FD[7] は双方向の FIFO/GPIF データ バスです。
ポー	- C	•	•	•	•	•	•	
	57	_	-	_	PC0 ま たは GPIFAD R0	I/O/Z	(PC0)	機能が PORTCCFG.0 によって選択される多重化されたピン PC0 は双方向の I/O ポート ピンです。 GPIFADR0 は、GPIF アドレス出力ピンです。
73	58	_	_	_	PC1 または GPIFAD R1	I/O/Z	(PC1)	機能が PORTCCFG.1 によって選択される多重化されたピン PC1 は双方向の I/O ポート ピンです。 GPIFADR1 は、GPIF アドレス出力ピンです。
74	59	_	-	_	PC2 ま たは GPIFAD R2	I/O/Z	I (PC2)	機能が PORTCCFG.2 によって選択される多重化されたピン PC2 は双方向の I/O ポート ピンです。 GPIFADR2 は、GPIF アドレス出力ピンです。
75	60		_	_	PC3 または GPIFAD R3	I/O/Z	(PC3)	機能が PORTCCFG.3 によって選択される多重化されたピン PC3 は双方向の I/O ポート ピンです。 GPIFADR3 は、GPIF アドレス出力ピンです。
76	61	_	_	_	PC4 または GPIFAD R4	I/O/Z	(PC4)	機能が PORTCCFG.4 によって選択される多重化されたピン PC4 は双方向の I/O ポート ピンです。 GPIFADR4 は、GPIF アドレス出力ピンです。
77	62	_	-	_	PC5 ま たは GPIFAD R5	I/O/Z	(PC5)	機能が PORTCCFG.5 によって選択される多重化されたピン PC5 は双方向の I/O ポート ピンです。 GPIFADR5 は、GPIF アドレス出力ピンです。
78	63	_	-	_	PC6 または たは GPIFAD R6	I/O/Z	I (PC6)	機能が PORTCCFG.6 によって選択される多重化されたピン PC6 は双方向の I/O ポート ピンです。 GPIFADR6 は、GPIF アドレス出力ピンです。



128 TQFP	100 TQFP	56 SSOP	56 QFN	56 VFBGA	名前	タイプ	デフォルト	説明
79	64		-	-	PC7 ま たは GPIFAD R7	I/O/Z	(PC7)	機能が PORTCCFG.7 によって選択される多重化されたピン PC7 は双方向の I/O ポート ピンです。 GPIFADR7 は、GPIF アドレス出力ピンです。
ポー	ŀ D	•	•	•	•	•	•	
102	80	52	45	8A	PD0 ま たは FD[8]	I/O/Z	(PD0)	機能が IFCONFIG[10] ビットおよび EPxFIFOCFG.0(ワード幅)ビットによって選択される多重化されたピン。 FD[8] は双方向の FIFO/GPIF データ バスです。
103	81	53	46	7A	PD1 ま たは FD[9]	I/O/Z	(PD1)	機能が IFCONFIG[10] ビットおよび EPxFIFOCFG.0(ワード幅)ビットによって選択される多重化されたピン。 FD[9] は双方向の FIFO/GPIF データ バスです。
104	82	54	47	6B	PD2 ま たは FD[10]	I/O/Z	(PD2)	機能が IFCONFIG[10] ビットおよび EPxFIFOCFG.0(ワード幅)ビットによって選択される多重化されたピン。 FD[10] は双方向の FIFO/GPIF データ バスです。
105	83	55	48	6A	PD3 ま たは FD[11]	I/O/Z	(PD3)	機能が IFCONFIG[10] ビットおよび EPxFIFOCFG.0(ワード幅)ビットによって選択される多重化されたピン。 FD[11] は双方向の FIFO/GPIF データ バスです。
121	95	56	49	3B	PD4 ま たは FD[12]	I/O/Z	(PD4)	機能が IFCONFIG[10] ビットおよび EPxFIFOCFG.0(ワード幅)ビットによって選択される多重化されたピン。 FD[12] は双方向の FIFO/GPIF データ バスです。
122	96	1	50	3A	PD5 ま たは FD[13]	I/O/Z	(PD5)	機能が IFCONFIG[10] ビットおよび EPxFIFOCFG.0(ワード幅)ビットによって選択される多重化されたピン。 FD[13] は双方向の FIFO/GPIF データ バスです。
123	97	2	51	3C	PD6 ま たは FD[14]	I/O/Z	(PD6)	機能が IFCONFIG[10] ビットおよび EPxFIFOCFG.0(ワード幅)ビットによって選択される多重化されたピン。 FD[14] は双方向の FIFO/GPIF データ バスです。
124	98	3	52	2A	PD7 ま たは FD[15]	I/O/Z	(PD7)	機能が IFCONFIG[10] ビットおよび EPxFIFOCFG.0(ワード幅)ビットによって選択される多重化されたピン。 FD[15] は双方向の FIFO/GPIF データ バスです。
ポー	ŀΕ						•	
108	86	_	_	-	PEO または TOOUT	I/O/Z	(PEO)	機能が PORTECFG.0 ビットによって選択される多重化されたピン。 PEO は双方向の I/O ポート ピンです。 TOOUT は、8051 Timer-counter0 からのアクティブ HIGH 信号です。TOOUT は、Timer0 オーバーフロー時に 1 CLKOUT クロック サイクル分、HIGH レベルを出力します。Timer0 がモード 3(2 つの別個のタイマ/カウンタ)で動作する場合、TOOUT は下位バイトのタイマ/カウンタのオーバーフロー時にアクティブになります。
109	87	_	_	_	PE1 または T1OUT		(PE1)	機能が PORTECFG.1 ビットによって選択される多重化されたピン。 PE1 は双方向の I/O ポート ピンです。 T10UT は、8051 Timer-counter1 からのアクティブ HIGH 信号です。T10UT は、Timer1 オーバーフロー時に 1 CLKOUT クロック サイクル分、HIGH レベルを出力します。Timer1 がモード 3(2 つの別個のタイマ/カウンタ)で動作する場合、T10UT は下位バイトのタイマ/カウンタのオーバーフロー時にアクティブになります。
110	88	_	_	_	PE2 ま たは T2OUT	I/O/Z	(PE2)	機能が PORTECFG.2 ビットによって選択される多重化されたピン。 PE2 は双方向の I/O ポート ピンです。 T2OUT は、8051 Timer2 からのアクティブ HIGH 出力信号です。T2OUT は、Timer/Counter 2 のオーバーフロー時に 1 クロック サイクル分、アクティブ(HIGH)です。



128 TOFP	100 TQFP	56 SSOP	56 QFN	56 VFBGA	名前	タイプ	デフォルト	説明
111	89	-	-	-	PE3 ま たは RXD0O UT	I/O/Z	I (PE3)	機能が PORTECFG.3 ビットによって選択される多重化されたピン。 PE2 は双方向の I/O ポート ピンです。 RXD0OUT は、8051 UARTO からのアクティブ HIGH 信号です。RXD0OUT が選択され、UARTO がモード 0 のとき、
112	90	_	_	_	PE4 ま	I/O/Z		このピンは同期モード時のみ UARTO に対して出力データを提供します。それ以外の場合、これは1です。 機能が PORTECFG.4 ビットによって選択される多重化さ
					たは RXD1O UT		(PE4)	れたピン。 PE4 は双方向の I/O ポート ピンです。 RXD1OUT は、8051 UART1 からのアクティブ HIGH 出力です。RXD1OUT が選択され、UART1 がモード 0 のとき、このピンは同期モード時のみ UART1 に対して出力データを提供します。モード 1、2、および 3 では、このピンは HIGH です。
113	91	_	_	_	PE5 ま たは INT6	I/O/Z	(PE5)	機能が PORTECFG.5 ビットによって選択される多重化されたピン。 PE5 は双方向の I/O ポート ピンです。 INT6 は、8051 INT6 割り込み要求入力信号です。INT6 ピンは、エッジを感知するアクティブ HIGH です。
114	92	_	_	-	PE6 または たは T2EX	I/O/Z	(PE6)	機能が PORTECFG.6 ビットによって選択される多重化されたピン。 PE6 は双方向の I/O ポート ピンです。 T2EX は、8051 Timer2 へのアクティブ HIGH 入力信号です。T2EX は、タイマ 2 をその立ち下がりエッジで再ロードします。T2EX は EXEN2 ビットが T2CON に設定されている場合のみアクティブです。
115	93	_	_	_	PE7 ま たは GPIFAD R8	I/O/Z	 (PE7)	機能が PORTECFG.7 ビットによって選択される多重化されたピン。 PE7 は双方向の I/O ポート ピンです。 GPIFADR8 は、GPIF アドレス出力ピンです。
4	3	8	1	1A	RDY0 または SLRD		該当なし	機能が以下のビットによって選択される多重化されたピン: IFCONFIG[10]。 RDY0 は GPIF 入力信号です。 SLRD は、FD[70] または FD[150] に接続されるスレーブ FIFO に対する読み取りストローブです。入力専用端子であり極性のプログラムが FIFOPINPOLAR.3 にて可能です。
5	4	9	2	18	RDY1 または SLWR		該当なし	機能が以下のビットによって選択される多重化されたピン: IFCONFIG[10]。 RDY1 は GPIF 入力信号です。 SLWR は、FD[70] または FD[150] に接続されるスレーブ FIFO に対する書き込みストローブです。入力専用端子であり極性のプログラムが FIFOPINPOLAR.2 にて可能です。
6	5	-	-	-	RDY2	入力	該当なし	RDY2 は GPIF 入力信号です。
7	6	-	-	_	RDY3	入力	該当なし	RDY3 は GPIF 入力信号です。
8	7	_	_	-	RDY4	入力	該当なし	RDY4 は GPIF 入力信号です。
9	8	-	-	-	RDY5	入力	該当なし	RDY5 は GPIF 入力信号です。



128 TQFP	100 TQFP	56 SSOP	56 QFN	56 VFBGA	名前	タイプ	デフォルト	説明
69	54	36	29	7H	CTL0 ま たは	O/Z	Н	機能が以下のビットによって選択される多重化されたピン:
					FLAGA			IFCONFIG[10]。 CTL0 は、GPIF 制御出力です。 FLAGA は、プログラマブルなスレーブ FIFO 出力ステータス フラグ信号です。
								FIFOADR[1:0] ピンによって選択される FIFO については デフォルトでプログラマブルです。
70	55	37	30	7G	CTL1 ま たは	O/Z	Н	機能が以下のビットによって選択される多重化されたピン:
					FLAGB			IFCONFIG[10]。 CTL1 は、GPIF 制御出力です。 FLAGB は、プログラマブルなスレーブ FIFO 出力ステー タス フラグ信号です。
								FIFOADR[1:0] ピンによって選択される FIFO については デフォルトで FULL です。
71	56	38	31	8H	CTL2 ま たは FLAGC	O/Z	Н	機能が以下のビットによって選択される多重化されたピン: IFCONFIG[10]。
								CTL2 は、GPIF 制御出力です。 FLAGC は、プログラマブルなスレーブ FIFO 出力ステータス フラグ信号です。 FIFOADR[1:0] ピンによって選択される FIFO については
66	51	_			CTL3	O/Z	H	デフォルトで EMPTY です。 CTL3 は、GPIF 制御出力です。
67	52	_	_	- -	CTL3	出力	Н	CTL4 は、GPIF 制御出力です。
98	76	_	_	_	CTL5	出力	H	CTL5 は、GPIF 制御出力です。
32	26	20	13	2G	CY7C68 013A お よび および CY7C68 014A		Z	スレーブ FIFO へ、またはスレーブ FIFO からデータを非同期にクロッキングするために使用されるインタフェースクロック。IFCLK は、すべてのスレーブ FIFO 制御信号および GPIF に対するタイミング基準としても機能します。内部クロッキングが使用されている場合((IFCONFIG.7 = 1)、ビット IFCONFIG.5 および IFCONFIG.6 によって 30 / 48 MHz を出力するように IFCLK ピンを構成できます。IFCLK は、ビット IFCONFIG.4 = 1 を設定することで供給元が内部か外部かに関係なく
						I/O/Z	I	反転できます。
					PE0 CY7C68 015A および CY7C68 016A			PE0 は双方向の I/O ポート ピンです。
28	22	_	_	_	INT4	入力	該当なし	INT4 は、8051 INT4 割り込み要求入力信号です。INT4 ピンは、エッジ検出でアクティブ HIGH です。
106	84	-	_	-	INT5 #	入力	該当なし	INT5# は、8051 INT5 割り込み要求入力信号です。INT5 ピンは、エッジ検出でアクティブ LOW です。
31	25	_	-	_	T2	入力	該当なし	T2 は、アクティブ HIGH の極性をもつ 8051 Timer2 のT2 入力端子であり、C/T2 = 1 の場合は Timer2 に入力を与えます。C/T2 = 0 の場合、タイマ 2 はこのピンを使用しません。
30	24	_	-	_	T1	入力	該当なし	T1 は、アクティブ HIGH の極性をもつ 8051 Timer1 のT1 入力端子であり、C/T1 = 1 の場合は Timer1 に入力を与えます。C/T1 = 0 の場合、タイマ 1 はこのピンを使用しません。



128 TQFP	100 TQFP	56 SSOP	56 QFN	56 VFBGA	名前	タイプ	デフォルト	説明
29	23	-	-	-	ТО	入力	該当なし	TO は、アクティブ HIGH の極性をもつ 8051 Timer0 の TO 入力端子であり、C/T0 = 1 の場合は Timer0 に入力を与え ます。C/T0 = 0 の場合、タイマ 0 はこのピンを使用しませ ん。
53	43	-	_	-	RXD1	入力	該当なし	RXD1 は、8051 UART1 に対するアクティブ HIGH 入力信号であり、すべてのモードで UART にデータを与えます。
52	42	-	_	-	TXD1	出力	Н	TXD1 は、8051 UART1 からのアクティブ HIGH 出力ピンであり、同期モードで出力クロックを与え、非同期モードで出力データを与えます。
51	41	-	-	_	RXD0	入力	該当なし	RXD0 は、8051 UARTO に対するアクティブ HIGH RXD0 入力であり、すべてのモードで UART にデータを 与えます。
50	40	-	-	-	TXD0	出力	Н	TXD0 は、8051 UARTO からのアクティブ HIGH TXD0 出力であり、同期モードで出力クロックを与え、非同期モードで出力データを 与えます。
42		-	-	_	CS#	出力	Н	CS# は、外部メモリに対するアクティブ LOW チップ セレクトです。
41	32	-	-	-	WR#	出力	Н	WR# は、外部メモリに対するアクティブ LOW 書き込みストローブ出力です。
40	31	-	-	_	RD#	出力	Н	RD# は、外部メモリに対するアクティブ LOW 読み取りストローブ出力です。
38		-	-	_	OE#	出力	Н	OE# は、外部メモリに対するアクティブ LOW 出力イネーブルです。
33	27	21	14	2H	予約済 み	入力	該当なし	予約済み。グランドに接続します。
101	79	51	44	7B	WAKEU P	入力	該当なし	USB ウェークアップ。8051 がサスペンド状態の場合、このピンのアサートにより発振器を起動し、8051 に割り込みを発生し、サスペンド モードを終了させます。アサートされた WAKEUP の保持によって、EZ-USB® チップのサスペンド状態が阻止されます。このピンは極性をプログラムできます。(WAKEUP.4)
36	29	22	15	3F	SCL	OD	Z	$I2^{C \cdot T \cdot J \circ J \cdot z}$ $I^2C \cdot \widetilde{F}$ バイスが接続されていない場合でも 2.2K Ω の抵抗を VCC に接続します。
37	30	23	16	3G	SDA	OD	Z	$ ^{2C 互換インタフェースのデータ。 ^2C 互換デバイスが接続されていない場合でも 2.2K\Omega の抵抗を VCC に接続します。$
2	1	6	55	5A	VCC	Power (出力)	該当なし	VCC。 3.3V の電源に接続します。
26	20	18	11	1G	VCC	Power (出力)	該当なし	VCC。3.3V の電源に接続します。
43	33	24	17	7E	VCC	Power (出力)	該当なし	VCC。 3.3V の電源に接続します。
48	38	-	_	-	VCC	Power (出力)	該当なし	VCC。 3.3V の電源に接続します。
64	49	34	27	8E	VCC	Power (出力)	該当なし	VCC。3.3V の電源に接続します。
68	53	-	-	_	VCC	Power (出力)	該当なし	VCC。 3.3V の電源に接続します。
81	66	39	32	5C	VCC	Power (出力)	該当なし	VCC。 3.3V の電源に接続します。
100	78	50	43	5B	VCC	Power (出力)	該当なし	VCC。3.3V の電源に接続します。
107	85	-	-	_	VCC	Power (出力)	該当なし	VCC。 3.3V の電源に接続します。



128 TQFP	100 TQFP	56 SSOP	56 QFN	56 VFBGA	名前	タイプ	デフォルト	説明
3	2	7	56	4B	GND	グランド	該当なし	グランド。
27	21	19	12	1H	GND		該当なし	グランド。
49	39	_	_	_	GND		該当なし	グランド。
58	48	33	26	7D	GND	グランド	該当なし	グランド。
65	50	35	28	8D	GND	グランド	該当なし	グランド。
80	65	_	_	-	GND	グランド	該当なし	グランド。
93	75	48	41	4C	GND	グランド	該当なし	グランド。
116	94	_	_	-	GND	グランド	該当なし	グランド。
125	99	4	53	4A	GND	グランド	該当なし	グランド。
1.4	10			1	NC	ませたし	まなサナー	土拉生 マのピンは即位 マセノン亜ギャリオオ
14	13	_	_	_	NC	該当なし		未接続。このピンは開放しておく必要があります。
15	14	-	_	-	NC	該当なし		未接続。このピンは開放しておく必要があります。
16	15	_	_	_	NC	該当なし	該当なし	未接続。このピンは開放しておく必要があります。



4. レジスタの概要 FX2LP レジスタ ビットの定義は、EZ-USB テクニカルリファレンスマニュアルに詳細に説細されています。

表 11. FX2LP レジスタの概要

16 進	サイズ	名前	説明	b7	b6	b5	b4	b3	b2	b1	b0	デフォルト	アクセス
		GPIF 波形メモリ											
E400	128	WAVEDATA	GPIF 波形ディスクリプタ 0、1、2、3 デー	D7	D6	D5	D4	D3	D2	D1	D0	xxxxxxxx	RW
E480	128	予約済み	7										
L-100	120	全体的なコンフィ	L ′ グレーション										
E50D		GPCR2	汎用コンフィグレーション レジスタ 2	予約済み	予約済み	予約済み	FULL_SPE ED ONLY	予約済み	予約済み	予約済み	予約済み	00000000	R
E600	1	CPUCS	CPU 制御とステータス	0	0	PORTCSTB		CLKSPD0	CLKINV	CLKOE	8051RES	00000010	rrbbbbbr
E601	1	IFCONFIG	インタフェース コンフィグレーション	IFCLKSRC	3048MHZ	IFCLKOE	IFCLKPOL	ASYNC	GSTATE	IFCFG1	IFCFG0	10000000	RW
E602	1	PINFLAGSAB ^[11]	(ボート、GPIF、スレーブ FIFO) ユレーブ FIFO FLAGA および FLAGB ピン配	FLAGB3	FLAGB2	FLAGB1	FLAGB0	FLAGA3	FLAGA2	FLAGA1	FLAGA0	00000000	RW
E603	1	PINFLAGSCD ^[11]	直 スレーブ FIFO FLAGC および FLAGD ピン 配置	FLAGD3	FLAGD2	FLAGD1	FLAGD0	FLAGC3	FLAGC2	FLAGC1	FLAGC0	00000000	RW
E604	1	FIFORESET ^[11]	FIFOS をデフォルト状態に復元	NAKALL	0	0	0	EP3	EP2	EP1	EP0	xxxxxxxx	w
E605	1	BREAKPT	ブレークポイント制御	0	0	0	0	BREAK	BPPULSE	BPEN	0	00000000	rrrrbbbr
E606	1	BPADDRH	ブレークポイント アドレスH	A15	A14	A13	A12	A11	A10	A9	A8	xxxxxxxx	RW
E607	1	BPADDRL	ブレークポイント アドレス L	A7	A6	A5	A4	A3	A2	A1	A0	xxxxxxxx	RW
E608	1	UART230	230 K ボーの内部で生成された 基準クロック	0	0	0	0	0	0		230UART0	00000000	rrrrrbb
E609	1	FIFOPINPOLAR ^{[11}	スレーブ FIFO インタフェースピン極性 polarity	0	0	PKTEND	SLOE	SLRD	SLWR	EF	FF	00000000	rrbbbbbbb
E60A	1	REVID	デー ・ チップ リビジョン	rv7	rv6	rv5	rv4	rv3	rv2	rv1	rv0	RevA	R
E60B	1	REVCTL ^[11]	 チップ リビジョン制御	0	0	0	0	0	0	dyn out	onh nkt	00000001	rrrrrbb
LOUB	1	UDMA	フップ グログヨグ 即順	U	0	10	U	0	0	uyii_out	enh_pkt	00000000	ПППОО
E60C	1		MSTB ホールド時間 (UDMA の)	0	0	0	0	0	0	HOLDTIM E1	HOLDTIME	00000000	rrrrrbb
	3	予約済み	(ODIVIA O)			1				EI	0		
			L)コンフィグレーション										
E610	1	EP1OUTCFG	エンドポイント 1-OUT	VALID	0	TYPE1	TYPE0	0	0	0	0	10100000	brbbrrrr
E611	1	EP1INCFG	コンフィグレーション エンドポイント 1-IN	VALID	0	TYPE1	TYPE0	0	0	0	0	10100000	brbbrrrr
E612	1	EP2CFG	コンフィグレーション エンドポイント 2 のコンフィグレーション	VALID	DIR	TYPE1	TYPE0	SIZE	0	BUF1	BUF0	10100010	bbbbbrbb
E613	1	EP4CFG	エンドポイント4のコンフィグレーション		DIR	TYPE1	TYPE0	0	0	0	0	10100010	bbbbbrrrr
E614	1	EP6CFG	エンドポイント6のコンフィグレーション		DIR	TYPE1	TYPE0	SIZE	0	BUF1	BUF0	11100010	bbbbbrbb
E615	1	EP8CFG	エンドポイント8のコンフィグレーション		DIR	TYPE1	TYPE0	0	0	0	0	11100010	bbbbbrrrr
2013	2	予約済み	<u> </u>	VYCEID	DIII	1	111120		ľ			11100000	DDDDIIII
E618	1	EP2FIFOCFG ^[11]	エンドポイント 2/ スレーブ FIFO のコン フィグレーション	0	INFM1	OEP1	AUTOOUT	AUTOIN	ZEROLENIN	0	WORDWID	00000101	rbbbbbrb
E619	1	EP4FIFOCFG ^[11]	エンドポイント 4/ スレーブ FIFO のコン フィグレーション	0	INFM1	OEP1	AUTOOUT	AUTOIN	ZEROLENIN	0	WORDWID E	00000101	rbbbbbrb
E61A	1	EP6FIFOCFG ^[11]	エンドポイント 6/ スレーブ FIFO のコン フィグレーション	0	INFM1	OEP1	AUTOOUT	AUTOIN	ZEROLENIN	0	WORDWID E	00000101	rbbbbbrb
E61B	1	EP8FIFOCFG ^[11]	エンドポイント 8/ スレーブ FIFO のコン フィグレーション	0	INFM1	OEP1	AUTOOUT	AUTOIN	ZEROLENIN	0	WORDWID E	00000101	rbbbbbrb
E61C	4	予約済み											
E620	1	EP2AUTOINLENH	エンドポイント 2 AUTOIN パケット長 H	0	0	0	0	0	PL10	PL9	PL8	00000010	rrrrrbbb
E621	1	EP2AUTOINLENL [[]	エンドポイント 2 AUTOIN パケット長 L	PL7	PL6	PL5	PL4	PL3	PL2	PL1	PL0	00000000	RW
E622	1	EP4AUTOINLENH	エンドポイント 4 AUTOIN パケット長 H	0	0	0	0	0	0	PL9	PL8	00000010	rrrrrbb
E623	1		エンドポイント 4 AUTOIN パケット長 L	PL7	PL6	PL5	PL4	PL3	PL2	PL1	PL0	00000000	RW
E624	1	EP6AUTOINLENH	エンドポイント 6 AUTOIN パケット長 H	0	0	0	0	0	PL10	PL9	PL8	00000010	rrrrrbbb
E625	1	EP6AUTOINLENL [[]	エンドポイント 6 AUTOIN パケット長 L	PL7	PL6	PL5	PL4	PL3	PL2	PL1	PL0	00000000	RW
E626	1	EP8AUTOINLENH	エンドポイント 8 AUTOIN パケット長 H	0	0	0	0	0	0	PL9	PL8	00000010	rrrrrbb
E627	1	EP8AUTOINLENL [[]	エンドポイント 8 AUTOIN パケット長 L	PL7	PL6	PL5	PL4	PL3	PL2	PL1	PL0	00000000	RW
E628	1	ECCCFG	ECC のコンフィグレーション	0	0	0	0	0	0	0	ECCM	00000000	rrrrrrb
E629	1	ECCRESET	ECC リセット	х	х	х	х	х	х	х	х	00000000	W
E62A	1	ECC1B0	ECC1 バイト 0 アドレス	LINE15	LINE14	LINE13	LINE12	LINE11	LINE10	LINE9	LINE8		R

注 11. これらのレジスタの読み取りおよび書き込みでは、Synchronization Delay が必要な場合があります。Synchronization Delay についてはテクニカルリファレンスマニュアルを参照してください。



16 進	サイズ	名前	説明	b7	b6	b5	b4	b3	b2	b1	b0	デフォルト	アクセス
E62B	1	ECC1B1	ECC1 バイト 1 アドレス	LINE7	LINE6	LINE5	LINE4	LINE3	LINE2	LINE1	LINE0	00000000	R
E62C	1	ECC1B2	ECC1 バイト 2 アドレス	COL5	COL4	COL3	COL2	COL1	COL0	LINE17	LINE16	00000000	R
E62D	1	ECC2B0	ECC2 バイト 0 アドレス	LINE15	LINE14	LINE13	LINE12	LINE11	LINE10	LINE9	LINE8	00000000	R
E62E E62F	1	ECC2B1 ECC2B2	ECC2 バイト 1 アドレス ECC2 バイト 2 アドレス	LINE7 COL5	LINE6 COL4	COL3	LINE4 COL2	COL1	LINE2 COL0	LINE1 0	LINE0	00000000	R R
E630	1	EP2FIFOPFH ^[11]	エンドポイント 2 / スレーブ FIFO プログ	DECIS	PKTSTAT	IN:PKTS[2]		IN:PKTS[0]		PFC9	PFC8	10001000	bbbbbrbb
H.S.			ラマブルフラグH	320.3		OUT:PFC1 2	OUT:PFC1	OUT:PFC1	,			10001000	55555155
E630 F.S.	1	EP2FIFOPFH ^[11]	ラマブル フラグ H	DECIS	PKTSTAT	OUT:PFC1 2	OUT:PFC1 1	OUT:PFC1 0		PFC9	IN:PKTS[2] OUT:PFC8	10001000	bbbbbrbb
E631 H.S.	1	EP2FIFOPFL ^[11]	エンドポイント 2/ スレーブ FIFO プログラマブル フラグ L	PFC7	PFC6	PFC5	PFC4	PFC3	PFC2	PFC1	PFC0	00000000	RW
E631 F.S	1	EP2FIFOPFL ^[11]	エンドポイント 2/ スレーブ FIFO プログラマブル フラグ L	IN:PKTS[1] OUT:PFC7	IN:PKTS[0] OUT:PFC6	PFC5	PFC4	PFC3	PFC2	PFC1	PFC0	00000000	RW
E632 H.S.	1	EP4FIFOPFH ^[11]	エンドポイント 4/ スレーブ FIFO プログラ マブル フラグ H	DECIS	PKTSTAT	0	IN: PKTS[1] OUT:PFC1 0		0	0	PFC8	10001000	bbrbbrrb
E632 F.S	1	EP4FIFOPFH ^[11]	エンドポイント 4/ スレーブ FIFO プログラマブル フラグ H	DECIS	PKTSTAT	0	OUT:PFC1 0	OUT:PFC9	0	0	PFC8	10001000	bbrbbrrb
E633 H.S.	1	EP4FIFOPFL ^[11]	エンドポイント 4 / スレーブ FIFO プログラマブル フラグ L	PFC7	PFC6	PFC5	PFC4	PFC3	PFC2	PFC1	PFC0	00000000	RW
E633 F.S	1	EP4FIFOPFL ^[11]	エンドポイント 4 / スレーブ FIFO プログラマブル フラグ L	IN: PKTS[1] OUT:PFC7	IN: PKTS[0] OUT:PFC6	PFC5	PFC4	PFC3	PFC2	PFC1	PFC0	00000000	RW
E634 H.S.	1	EP6FIFOPFH ^[11]	エンドポイント 6 / スレーブ FIFO プログラマブル フラグ H	DECIS	PKTSTAT	IN:PKTS[2] OUT:PFC1 2	IN:PKTS[1] OUT:PFC1 1	IN:PKTS[0] OUT:PFC1 0	0	PFC9	PFC8	00001000	bbbbbrbb
E634 F.S	1	EP6FIFOPFH ^[11]	エンドポイント 6 / スレーブ FIFO プログラマブル フラグ H	DECIS	PKTSTAT	OUT:PFC1	OUT:PFC1	OUT:PFC1	0	PFC9	IN:PKTS[2] OUT:PFC8	00001000	bbbbbrbb
E635 H.S.	1	EP6FIFOPFL ^[11]	エンドポイント 6 / スレーブ FIFO プログラマブル フラグ L	PFC7	PFC6	PFC5	PFC4	PFC3	PFC2	PFC1	PFC0	00000000	RW
E635 F.S	1	EP6FIFOPFL ^[11]	エンドポイント 6 / スレーブ FIFO プログラマブル フラグ L	IN:PKTS[1] OUT:PFC7	IN:PKTS[0] OUT:PFC6	PFC5	PFC4	PFC3	PFC2	PFC1	PFC0	00000000	RW
E636 H.S.	1	EP8FIFOPFH ^[11]	エンドポイント 8 / スレーブ FIFO プログラマブル フラグ H	DECIS	PKTSTAT	0	IN: PKTS[1] OUT:PFC1 0		0	0	PFC8	00001000	bbrbbrrb
E636 F.S	1	EP8FIFOPFH ^[11]	エンドポイント 8 / スレーブ FIFO プログラマブル フラグ H	DECIS	PKTSTAT	0	OUT:PFC1 0	OUT:PFC9	0	0	PFC8	00001000	bbrbbrrb
E637 H.S.	1	EP8FIFOPFL ^[11]	エンドポイント 8 / スレーブ FIFO プログラマブル フラグ L	PFC7	PFC6	PFC5	PFC4	PFC3	PFC2	PFC1	PFC0	00000000	RW
E637 F.S	1	EP8FIFOPFL ^[11] 予約済み	エンドポイント 8 / スレーブ FIFO プログラマブル フラグ L	IN: PKTS[1] OUT:PFC7	IN: PKTS[0] OUT:PFC6	PFC5	PFC4	PFC3	PFC2	PFC1	PFC0	00000000	RW
E640		EP2ISOINPKTS	フレームごと(1 ~ 3)に EP2(ISO の場合)IN パケット	AADJ	0	0	0	0	0	INPPF1	INPPF0	00000001	brrrrrbb
E641	1	EP4ISOINPKTS	フレームごと (1~3) に EP4 (ISO の場合) IN パケット	AADJ	0	0	0	0	0	INPPF1	INPPF0	00000001	brrrrrr
E642	1	EP6ISOINPKTS	フレームごと (1 ~ 3) に EP6 (ISO の場合) IN パケット	AADJ	0	0	0	0	0	INPPF1	INPPF0	00000001	brrrrrbb
E643	1	EP8ISOINPKTS	フレームごと(1 ~ 3)に EP8(ISO の場合)IN パケット	AADJ	0	0	0	0	0	INPPF1	INPPF0	00000001	brrrrrr
E644	4	予約済み											
E648	1	INPKTEND[11]	IN パケットの強制終了	スキップ	0	0	0	EP3	EP2	EP1	EP0	XXXXXXXX	W
E649	/	OUTPKTEND ^[11] INTERRUPTS	OUT パケットの強制終了	スキップ	0	0	0	EP3	EP2	EP1	EP0	XXXXXXXX	W
E650	1	EP2FIFOIE ^[11]	エンドポイント 2 スレーブ FIFO フラグの 割り込みイネーブル	0	0	0	0	EDGEPF	PF	EF	FF	00000000	RW
E651	1	EP2FIFOIRQ ^{[11} 、	エンドポイント 2 スレーブ FIFO フラグの 割り込み要求	0	0	0	0	0	PF	EF	FF	00000000	rrrrrbbb
E652	1	EP4FIFOIE ^[11]	エンドポイント 4 スレーブ FIFO フラグの 割り込みイネーブル	0	0	0	0	EDGEPF	PF	EF	FF	00000000	RW
E653	1	EP4FIFOIRQ ^{[11} 、 ¹²]	エンドポイント 4 スレーブ FIFO フラグの 割り込み要求	0	0	0	0	0	PF	EF	FF	00000000	rrrrrbbb
E654	1	EP6FIFOIE ^[11]	エンドポイント 6 スレーブ FIFO フラグの 割り込みイネーブル	0	0	0	0	EDGEPF	PF	EF	FF	00000000	RW
E655	1	EP6FIFOIRQ ^{[11} 、	エンドポイント 6 スレーブ FIFO フラグの 割り込み要求	0	0	0	0	0	PF	EF	FF	00000000	rrrrrbbb
E656	1	EP8FIFOIE ^[11]	エンドポイント 8 スレーブ FIFO フラグの 割り込みイネーブル	0	0	0	0	EDGEPF	PF	EF	FF	00000000	RW
E657	1	EP8FIFOIRQ ^{[11} 、		0	0	0	0	0	PF	EF	FF	00000000	rrrrrbbb
E658	1	IBNIE	IN-BULK-NAK 割り込みイネーブル	0	0	EP8	EP6	EP4	EP2	EP1	EP0	00000000	RW
E659	1	IBNIRQ ^[12]	IN-BULK-NAK 割り込み要求	0	0	EP8	EP6	EP4	EP2	EP1	EP0	00xxxxxx	rrbbbbbb
E65A		NAKIE	エンドポイント Ping-NAK 応答/ IBN 割り 込みイネーブル		EP6	EP4	EP2	EP1	EP0	0	IBN	00000000	RW
E65B		NAKIRQ ^[12]	エンドポイント Ping-NAK 応答/IBN 割り込み要求		EP6	EP4	EP2	EP1	EP0	0	IBN	xxxxxx0x	bbbbbbrb
E65C 注	1	USBIE	USB 割り込みイネーブル	0	EP0ACK	HSGRANT	URES	SUSP	SUTOK	SOF	SUDAV	00000000	RW

注 12. レジスタはリセットのみ可能です。セットはできません。



16 進	サイズ	名前	説明	b7	b6	b5	b4	b3	b2	b1	b0	デフォルト	アクセス
E65D	1	USBIRQ ^[12]	USB 割り込み要求	0	EP0ACK	HSGRANT	URES	SUSP	SUTOK	SOF	SUDAV	0xxxxxxx	rbbbbbbb
E65E	1	EPIE	エンドポイント割り込み	EP8	EP6	EP4	EP2	EP1OUT	EP1IN	EP0OUT	EPOIN	00000000	RW
E65F	1	EPIRQ ^[12]	イネーブル	EP8	EP6	EP4	EP2	EP1OUT	EP1IN	FDOOLIT	EP0IN	0	RW
E660	1	GPIFIE ^[11]	エンドポイント割り込み要求 GPIF 割り込みイネーブル	0	0	0	0	n	0	EP0OUT GPIFWF		00000000	RW
E661	1	GPIFIRQ ^[11]	GPIF 割り込み要求	0	0	0	0	0	0	GPIFWF	GPIFDONE	00000000000000000000000000000000000000	RW
E662	1	USBERRIE	USB エラー割り込み	ISOEP8	ISOEP6	ISOEP4	ISOEP2	0	0	0	ERRLIMIT	00000000	RW
			イネーブル	1502.0	1502. 0	1502.	.502. 2						
E663	1	USBERRIRQ ^[12]	USB エラー割り込み要求	ISOEP8	ISOEP6	ISOEP4	ISOEP2	0	0	0	ERRLIMIT	0000000x	bbbbrrrb
E664	1	ERRCNTLIM	USB エラー カウンタとリミット	EC3	EC2	EC1	EC0	LIMIT3	LIMIT2	LIMIT1	LIMIT0	xxxx0100	rrrrbbbb
E665	1	CLRERRCNT	エラー カウンタ EC3:0 のクリア	X	X	X	X	X	Χ	X	X	XXXXXXXX	W
E666	1	INT2IVEC	割り込み 2(USB)オートベクトル 割り込み 4(スレーブ FIFO および GPIF)	0	12V4	12V3	12V2	12V1	12V0	0	0	00000000	R
E667	ı	INT4IVEC	割り込み4(スレーフ FIFO およひ GPIF) オートベクトル	ı	0	I4V3	14V2	14V1	I4V0	0	0	10000000	R
E668	1	INTSET-UP	割り込み2および4セットアップ	0	0	0	0	AV2EN	0	INT4SRC	AV4EN	00000000	RW
E669	7	予約済み											
		INPUT / OUTPUT											
E670	1	PORTACFG	I/O PORTA	FLAGD	SLCS	0	0	0	0	INT1	INT0	00000000	RW
E671	1	PORTCCFG	コンフィグレーション I/O PORTC	GPIFA7	GPIFA6	GPIFA5	GPIFA4	GPIFA3	GPIFA2	GPIFA1	GPIFA0	00000000	RW
L0/1		FORICCIG	コンフィグレーション	GFIFA/	GFIFAU	IGFIFAS	GFIFA4	GFIFAS	GFIFAZ	GFIFAT	GFIFAU	100000000	IVAN
E672	1	PORTECFG	I/O PORTE	GPIFA8	T2EX	INT6	RXD10UT	RXD00UT	T2OUT	T10UT	T0OUT	00000000	RW
F672		Z/4-`*1	コンフィグレーション										
E673	4	予約済み			1								-
E677 E678	1	予約済み I ² CS	² C バス	START	STOP	LASTRD	ID1	ID0	BERR	ACK	完了	000xx000	bbbrrrrr
L076		1 (3	制御およびステータス	STAIL	3101	LASIND	IID I	IDO	DLIM	ACI	76.3	0000000	
E679	1	I2DAT	PC バス	d7	d6	d5	d4	d3	d2	d1	d0	xxxxxxx	RW
5674		1200	Data (データ)			-			•	CTORIE	4001/117		- I
E67A	1	I ² CTL	² C バス 制御	0	0	0	0	0	0	STOPIE	400KHZ	00000000	RW
E67B	1	XAUTODAT1	APTREN=1 の場合、Autoptr1 MOVX アク	D7	D6	D5	D4	D3	D2	D1	D0	XXXXXXXX	RW
			セス										
E67C	1	XAUTODAT2	APTREN=1 の場合、Autoptr2 MOVX アク セス	D7	D6	D5	D4	D3	D2	D1	D0	xxxxxxx	RW
		UDMA CRC											
E67D	1	UDMACRCH ^[11]	UDMA CRC MSB	CRC15	CRC14	CRC13	CRC12	CRC11	CRC10	CRC9	CRC8	01001010	RW
E67E	1	UDMACRCL ^[11]	UDMA CRC LSB	CRC7	CRC6	CRC5	CRC4	CRC3	CRC2	CRC1	CRC0	10111010	RW
E67F	1	UDMACRC-	UDMA CRC 修飾子	QENABLE	0	0	0	QSTATE	QSIGNAL2	QSIGNAL1	QSIGNAL0	00000000	brrrbbbb
		QUALIFIER											
FC00	1	USB 制御 USBCS	LICD たりかりナントナジフ ニー・カフ	LICAA				DICCON	NOCYNICOE	DENILINA	CICDCUME	0000000	le le le le
E680 E681	1	SUSPEND	USB 制御およびステータス チップをサスペンド状態にする	HSM	0	V	0	DISCON	NOSYNSOF	RENUM	SIGRSUME	x0000000 xxxxxxxx	rrrrbbbb W
E682		WAKEUPCS	ウェークアップ制御およびステータス	WU2	WU	WU2POL	WUPOL	0	DPEN	WU2EN	WUEN	xx000101	bbbbrbbb
E683	1	TOGCTL	トグル制御	0	5	R	1/0	EP3	EP2	EP1	EP0	x0000000	rrrbbbbb
E684	1	USBFRAMEH	USB フレーム カウント H	0	0	0	0	0	FC10	FC9	FC8	00000xxx	R
E685	1	USBFRAMEL	USB フレーム カウント L	FC7	FC6	FC5	FC4	FC3	FC2	FC1	FC0	xxxxxxxx	R
E686	1	MICROFRAME	マイクロフレーム カウント、0~7	0	0	0	0	0	MF2	MF1	MF0	00000xxx	R
E687	1	FNADDR	USB 関数アドレス	0	FA6	FA5	FA4	FA3	FA2	FA1	FA0	0xxxxxxx	R
E688	2	予約済み											
		ENDPOINTS											
E68A		EP0BCH ^[11]	エンドポイント 0 バイト カウント H	(BC15)	(BC14)	(BC13)	(BC12)	(BC11)	(BC10)	(BC9)	(BC8)	xxxxxxxx	RW
E68B	1	EP0BCL ^[11]	エンドポイント 0 バイト カウント L	(BC7)	BC6	BC5	BC4	BC3	BC2	BC1	BC0	xxxxxxxx	RW
E68C	1	予約済み											
E68D	1	EP1OUTBC	エンドポイント 1 OUT バイト カウント	0	BC6	BC5	BC4	BC3	BC2	BC1	BC0	0xxxxxxx	RW
E68E	1	予約済み											
E68F		EP1INBC	エンドポイント 1 IN バイト カウント	0	BC6	BC5	BC4	BC3	BC2	BC1	BC0	0xxxxxxx	RW
E690		EP2BCH ^[11]	エンドポイント 2 バイト カウント H	0	0	0	0	0	BC10	BC9	BC8	00000xxx	RW
E691	1	EP2BCL ^[11]	エンドポイント 2 バイト カウント L	BC7/SKIP	BC6	BC5	BC4	BC3	BC2	BC1	BC0	XXXXXXXX	RW
E692 E694	2	予約済み EP4BCH ^[11]	エンドポイント 4 バイト カウント H	0	0	0	0	0	0	BC0	BC8	00000000	RW
E695	1	EP4BCL ^[11]	エンドポイント 4 バイト カウント L	0 BC7/SKIP	BC6	BC5	0 BC4	BC3	BC2	BC9 BC1	BC0	000000xx xxxxxxxx	RW
E696	2	予約済み		DC//JINII	DCO	DC3	DC4	DCJ	DC2	DCT	БСО		11/44
E698	1	EP6BCH ^[11]	エンドポイント 6 バイト カウント H	0	0	0	0	0	BC10	BC9	BC8	00000xxx	RW
E699		EP6BCL ^[11]	エンドポイント6バイトカウントL	BC7/SKIP	BC6	BC5	BC4	BC3	BC2	BC1	BC0	XXXXXXXX	RW
E69A	2	予約済み											
E69C	1	EP8BCH ^[11]	エンドポイント 8 バイト カウント H	0	0	0	0	0	0	BC9	BC8	000000xx	RW
E69D	1	EP8BCL ^[11]	エンドポイント 8 バイト カウント L	BC7/SKIP	BC6	BC5	BC4	BC3	BC2	BC1	BC0	XXXXXXX	RW
E69E	2	予約済み											
E6A0		EP0CS	エンドポイント 0 制御およびステータス	HSNAK	0	0	0	0	0	BUSY	STALL	10000000	bbbbbbrb
E6A1	1	EP1OUTCS	エンドポイント 1 OUT 制御およびステータス	0	0	0	0	0	0	BUSY	STALL	00000000	bbbbbbrb
E6/12	1	ED1INICS	人 エンドポイント 1 IN 制御およびステータス	+	0	0	0	0	0	BUSY	CTALL	00000000	bbbbbbrb
E6A2 E6A3		EP1INCS EP2CS	エフトホイフト TIN 制御およびステータス エンドポイント 2 制御およびステータス	0	NPAK2	NPAK1	NPAK0		0 EMPTY	0	STALL STALL	00000000	rrrrrrb
FOV2		LI ZCJ	エフェかコフェム町岬のよりヘノーダ人	lo	IN VIV	LAL VIVI	I'M AVO	I OLL	FIAIL I I	I ₂	PIVE	100101000	μπιπιυ



16 進	ヹ゙゙゙゙゙゙゙゙゚゙゙゙゙゙゙゚	名前	説明	b7	b6	b5	b4	b3	b2	b1	b0	デフォルト	アクセス
E6A4		EP4CS	エンドポイント 4 制御およびステータス	0	0	NPAK1	NPAK0	FULL	EMPTY	0	STALL	00101000	rrrrrrb
E6A5	1	EP6CS	エンドポイント6制御およびステータス	0	NPAK2	NPAK1	NPAK0	FULL	EMPTY	0	STALL	00000100	rrrrrrb
E6A6	1	EP8CS	エンドポイント 8 制御およびステータス	0	0	NPAK1	NPAK0	FULL	EMPTY	0	STALL	00000100	rrrrrrb
E6A7	1	EP2FIFOFLGS		0	0	0	0	0	PF	EF	FF	00000010	R
E6A8	1	EP4FIFOFLGS		0	0	0	0	0	PF	EF	FF	00000010	R
E6A9	1		エンドポイント 6 / スレーブ FIFO フラグ	0	0	0	0	0	PF	EF	FF	00000110	R
E6AA E6AB	1	EP8FIFOFLGS EP2FIFOBCH	エンドポイント 8 / スレーブ FIFO フラグ エンドポイント 2 スレーブ FIFO	0	0	0	0 BC12	0 BC11	PF BC10	EF BC9	FF BC8	00000110	R R
LOAD	'	EF ZFIFOBCH	合計バイト カウント H	ľ	U	0	DC12	BCTT	BC10	ВСЭ	ВСО	00000000	n
E6AC	1	EP2FIFOBCL	エンドポイント 2 スレーブ FIFO 合計バイト カウント L	BC7	BC6	BC5	BC4	BC3	BC2	BC1	BC0	00000000	R
E6AD		EP4FIFOBCH	エンドポイント 4 スレーブ FIFO 合計バイト カウント H	0	0	0	0	0	BC10	BC9	BC8		R
E6AE	1	EP4FIFOBCL	エンドポイント 4 スレーブ FIFO 合計バイト カウント L	BC7	BC6	BC5	BC4	BC3	BC2	BC1	BC0	00000000	R
E6AF	1	EP6FIFOBCH	エンドポイント 6 スレーブ FIFO 合計バイト カウント H	0	0	0	0	BC11	BC10	BC9	BC8	00000000	R
E6B0			エンドポイント 6 スレーブ FIFO 合計バイト カウント L	BC7	BC6	BC5	BC4	BC3	BC2	BC1	BC0	00000000	R
E6B1	1	EP8FIFOBCH	エンドポイント 8 スレーブ FIFO 合計バイト カウント H	0	0	0	0	0	BC10	BC9	BC8	00000000	R
E6B2	1	EP8FIFOBCL	エンドポイント 8 スレーブ FIFO 合計バイト カウント L	BC7	BC6	BC5	BC4	BC3	BC2	BC1	BC0	00000000	R
E6B3	1	SUDPTRH	レスバイト	A15	A14	A13	A12	A11	A10	A9	A8	xxxxxxx	RW
E6B4	1	SUDPTRL	レスバイト	A7	A6	A5	A4	A3	A2	A1	0	xxxxxxx0	bbbbbbbbr
E6B5	1	SUDPTRCTL	セットアップ データ ポインタの自動モード	0	0	0	0	0	0	0	SDPAUTO	00000001	RW
	2	予約済み											
E6B8	8	SET-UPDAT	8 バイトのセットアップ データ SET-UPDAT[0] = bmRequestType	D7	D6	D5	D4	D3	D2	D1	D0	xxxxxxxx	R
			SET-UPDAT[1] = bmRequest										
			SET-UPDAT[2:3] = wValue										
			SET-UPDAT[4:5] = wIndex										
			SET-UPDAT[6:7] = wLength										
E6C0	1	GPIF GPIFWFSELECT	波形セレクタ	SINGLEWR1	SINGLEWR0	SINGLERD	SINGLERD 0	FIFOWR1	FIFOWR0	FIFORD1	FIFORD0	11100100	RW
E6C1	1	GPIFIDLECS	GPIF Done、GPIF IDLE 駆動モード	完了	0	0	0	0	0	0	IDLEDRV	10000000	RW
E6C2	1	GPIFIDLECTL	非アクティブ バス、CTL 状態	0	0	CTL5	CTL4	CTL3	CTL2	CTL1	CTL0	111111111	RW
E6C3	1	GPIFCTLCFG	CTL 駆動タイプ	TRICTL	0	CTL5	CTL4	CTL3	CTL2	CTL1	CTL0	00000000	RW
E6C4	1	GPIFADRH ^[11]	GPIF アドレス H	0	0	0	0	0	0	0	GPIFA8	00000000	RW
E6C5	1	GPIFADRL ^[11] FLOWSTATE	GPIF アドレス L	GPIFA7	GPIFA6	GPIFA5	GPIFA4	GPIFA3	GPIFA2	GPIFA1	GPIFA0	00000000	RW
E6C6	1	FLOWSTATE	フローステート イネーブルおよび セレクタ	FSE	0	0	0	0	FS2	FS1	FS0	00000000	brrrrbbb
E6C7	1	FLOWLOGIC	フローステートの論理	LFUNC1	LFUNC0	TERMA2	TERMA1	TERMA0	TERMB2	TERMB1	TERMB0	00000000	RW
E6C8	1	FLOWEQ0CTL	フローステートの CTL-Pin 状態 (Logic = 0 の場合)	CTL0E3	CTL0E2	CTL0E1/ CTL5	CTL0E0/ CTL4	CTL3	CTL2	CTL1	CTL0	00000000	RW
E6C9	1	FLOWEQ1CTL	フローステートの CTL-Pin 状態(Logic = 1 の場合)	CTL0E3	CTL0E2	CTL0E1/ CTL5	CTL0E0/ CTL4	CTL3	CTL2	CTL1	CTL0	00000000	RW
E6CA	1	FLOWHOLDOFF	ホールドオフのコンフィグレーション	HOPERIOD3	HOPERIOD2			HOSTATE	HOCTL2	HOCTL1	HOCTL0	00010010	RW
E6CB	1	FLOWSTB	フローステート ストローブ のコンフィグレーション	SLAVE	RDYASYNC	CTLTOGL	SUSTAIN	0	MSTB2	MSTB1	MSTB0	00100000	RW
E6CC	1		フローステートの立ち上がり/立ち下がり エッジのコンフィグレーション	0	0	0	0	0	0	FALLING	RISING	00000001	rrrrrbb
E6CD	1	FLOWSTBPERIOD	マスタ ストローブ半期間	D7	D6	D5	D4	D3	D2	D1	D0	00000010	RW
E6CE			GPIF トランザクション カウント バイト 3	TC31	TC30	TC29	TC28	TC27	TC26	TC25	TC24	00000000	RW
E6CF		GPIFTCB2 ^[11]	GPIF トランザクション カウント バイト 2		TC22	TC21	TC20	TC19	TC18	TC17	TC16	00000000	
E6D0		GPIFTCB1 ^[11]	GPIF トランザクション カウント バイト 1		TC14	TC13	TC12	TC11	TC10	TC9	TC8	00000000	
E6D1		GPIFTCB0 ^[11] 予約済み	GPIF トランザクション カウント バイト 0	IC7	TC6	TC5	TC4	TC3	TC2	TC1	TC0	00000001	RW
		予約済み								 		00000000	IUAA
		予約済み											
E6D2	1		エンドポイント 2 GPIF フラグ 選択	0	0	0	0	0	0	FS1	FS0	00000000	RW
E6D3	1	EP2GPIFPFSTOP	prog. フラグのエンドポイント 2 GPIF 停止 トランザクション	0	0	0	0	0	0	0	FIFO2FLAG	00000000	RW
E6D4		EP2GPIFTRIG ^[11] 予約済み	エンドポイント 2 GPIF トリガ	х	х	х	х	х	х	х	х	xxxxxxx	W
\vdash		予約済み											
\vdash		予約済み											



16 進	サイズ	名前	説明	b7	b6	b5	b4	b3	b2	b1	b0	デフォルト	アクセス
E6DA	1		エンドポイント 4 GPIF フラグ	0	0	0	0	0	0	FS1	FS0	00000000	RW
	<u> </u>	1]	選択	_	0			Ī.	•				
E6DB	1	EP4GPIFPFSTOP	GPIF フラグのエンドポイント 4 GPIF 停止 トランザクション	0	0	0	0	0	0	0	FIFO4FLAG	000000000	RW
E6DC	1	EP4GPIFTRIG ^[11]	エンドポイント 4 GPIF トリガ	х	х	х	х	х	х	х	х	xxxxxxx	W
	3	予約済み											
		予約済み											-
E6E2	1	ra ra	エンドポイント 6 GPIF フラグ	0	0	0	0	0	0	FS1	FS0	00000000	RW
E6E3	1	EP6GPIFPFSTOP	選択 prog. フラグのエンドポイント 6 GPIF 停止	0	0	0	0	0	0	0	FIFO6FLAG	00000000	RW
	<u>'</u>		トヺンザクション	0	ļ°		ļ	ľ	ļ°	0	I II OUI EAG	0000000	
E6E4	1	EP6GPIFTRIG[11] 予約済み	エンドポイント 6 GPIF トリガ	х	х	х	х	Х	х	х	х	xxxxxxxx	W
	13	予約済み											_
		予約済み											
E6EA	1	EP8GPIFFLGSEL ^{[1}	エンドポイント 8 GPIF フラグ	0	0	0	0	0	0	FS1	FS0	00000000	RW
E6EB	1	EP8GPIFPFSTOP	選択 prog. フラグのエンドポイント 8 GPIF 停止	0	0	0	0	0	0	0	FIFO8FLAG	00000000	RW
			トヺンザクション		-				ļ .	1	1		
E6EC	1	EP8GPIFTRIG ^[11] 予約済み	エンドポイント 8 GPIF トリガ	Х	X	X	Х	X	X	X	X	XXXXXXXX	W
E6F0	1	XGPIFSGLDATH	I GPIF データ H	D15	D14	D13	D12	D11	D10	D9	D8	xxxxxxxx	RW
	_		(16 ビットモードのみ)	0.7	200	0.5							
E6F1]1	XGPIFSGLDATLX	読み取り/書き込み GPIF データおよびト リガトランザクション	D7	D6	D5	D4	D3	D2	D1	D0	XXXXXXXX	RW
E6F2	1		GPIF データ L の読み取り、トランザク ション トリガなし	D7	D6	D5	D4	D3	D2	D1	D0	xxxxxxx	R
E6F3	1	OX GPIFREADYCFG	内部 RDY、Sync/Async、RDY ピン状態	INTRDY	SAS	TCXRDY5	0	0	0	0	0	00000000	bbbrrrrr
			in sair the region of the regi		1	1	1-	1-	1-	1-	1-	1	1
E6F4	1	GPIFREADYSTAT	GPIF Ready ステータス	0	0	RDY5	RDY4	RDY3	RDY2	RDY1	RDY0	00xxxxxx	R
E6F5	1	GPIFABORT	GPIF 波形の中止	х	х	х	х	х	х	х	х	XXXXXXX	W
E6F6	2	予約済み											
		ENDPOINT BUFFE											
E740	64	EP0BUF	EPO-IN / -OUT バッファ	D7	D6	D5	D4	D3	D2	D1	D0	XXXXXXXX	RW
E780	64	EP10UTBUF	EP1-OUT バッファ	D7 D7	D6	D5	D4 D4	D3 D3	D2	D1	D0	XXXXXXXX	RW
E7C0 E800	2048	EP1INBUF 予約済み	EP1-IN バッファ	D/	D6	D5	D4	D3	D2	D1	D0	XXXXXXXX	RW
F000		EP2FIFOBUF	512/1024 バイト EP 2 / スレーブ FIFO	D7	D6	D5	D4	D3	D2	D1	D0	xxxxxxxx	RW
F400	512	EP4FIFOBUF	バッファ(IN または OUT) 512 バイト EP 4 /スレーブ FIFO バッファ	D7	D6	D5	D4	D3	D2	D1	D0	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	RW
F400	312	EP4FIFOBUF	(IN または OUT)	D7	DO	כט	D4	US	DZ	וטו	DU	XXXXXXXX	rvv
F600	512	予約済み											
F800	1024	EP6FIFOBUF	512/1024 バイト EP 6 /スレーブ FIFO バッファ(IN または OUT)	D7	D6	D5	D4	D3	D2	D1	D0	xxxxxxxx	RW
FC00	512	EP8FIFOBUF	512 バイト EP 8 / スレーブ FIFO バッファ	D7	D6	D5	D4	D3	D2	D1	D0	xxxxxxxx	RW
FFOO	F12	マルシュ	(IN または OUT)			_							-
FE00 xxxx	512	予約済み I ² C コンフィグ		0	DISCON	0	0	0	0	0	400KHZ	20000000	該当なし
***		レーションバイ		U	DISCON	ľ	10	ľ	ľ	U	400KHZ	XXXXXXXX [14]	該当なし
		ト 特殊機能レジスタ	(SED)										
80	1	付外機能レンスラ	ペ (SFR) ポート A (ビット アドレス指定可能)	D7	D6	D5	D4	D3	D2	D1	D0	xxxxxxxx	RW
81	1	SP	スタックポインタ	D7	D6	D5	D4	D3	D2	D1	D0	 	RW
82	1	DPL0	データ ポインタ 0 L	A7	A6	A5	A4	A3	A2	A1	A0	00000000	1
83	1	DPH0	データ ポインタ 0 H	A15	A14	A13	A12	A11	A10	A9	A8	00000000	RW
84	1	DPL1 ^[13]	データ ポインタ 1 L	A7	A6	A5	A4	A3	A2	A1	A0	00000000	RW
85	1	DPH1 ^[13]	データ ポインタ 1 H	A15	A14	A13	A12	A11	A10	A9	A8		RW
86	1	DPS ^[13]	データ ポインタ 0/1 選択	0	0	0	0	0	0	0	SEL		RW
87	1	PCON	出力制御	SMOD0	X TD1	1	1	X	X	X	IDLE		RW
88	1	TCON	タイマ/カウンタの制御 (ビット アドレス指定可能)	TF1	TR1	TF0	TR0	IE1	IT1	IE0	IT0	00000000	RW
89	1	TMOD	タイマ/カウンタ モードの	GATE	СТ	M1	M0	GATE	СТ	M1	M0	00000000	RW
8A	1	TLO	制御 タイマ 0 再ロード L	D7	D6	D5	D4	D3	D2	D1	D0	00000000	RW
8B	1	TL1	タイマ1再ロードL	D7	D6	D5	D4	D3	D2	D1	D0	00000000	RW
8C	1	TH0	タイマ0再ロードH	D15	D14	D13	D12	D11	D10	D9	D8	00000000	RW
8D	1	TH1	タイマ 1 再ロード H	D15	D14	D13	D12	D11	D10	D9	D8		RW
8E	1	CKCON ^[13]	クロック制御	х	х	T2M	T1M	TOM	MD2	MD1	MD0	00000001	RW
8F	1	予約済み											
90	1	IOB ^[13]	ポートB(ビットアドレス指定可能)	D7	D6	D5	D4	D3	D2	D1	D0	xxxxxxxx	RW
91	1	EXIF ^[13] MPAGE ^[13]	外部割り込みフラグ	IE5	IE4	I ² CINT	USBNT	1	0	0	0	00001000	RW
92	Ľ	IMPAGE	@R0/@R1 を使用した MOVX の上位アドレス バイト	AID	A14	A13	A12	A11	A10	A9	A8	00000000	RW
93	5	予約済み											



FIFO トリガ	16 進	サイズ	名前	説明	b7	b6	b5	b4	b3	b2	b1	b0	デフォルト	アクセス
9A 1 AUTOPTRHI ¹¹³ オートボインタ1アドレス H A15 A14 A13 A12 A11 A10 A9 A8 00000000 RW 98 1 AUTOPTRHI ¹¹³ オートボインタ1アドレス L A7 A6 A5 A4 A3 A2 A1 A0 00000000 RW 97 1 AUTOPTRHI ¹¹³ オートボインタ2アドレス H A15 A14 A13 A12 A11 A10 A9 A8 00000000 RW 97 1 AUTOPTRHI ¹¹³ オートボインタ2アドレス H A15 A14 A13 A12 A11 A10 A9 A8 00000000 RW 97 1 AUTOPTRHI ¹¹³ オートボインタ2アドレス H A7 A6 A5 A4 A3 A2 A1 A0 00000000 RW 97 1 Y **********************************	98	1	SCON0	シリアル ポート 0 の制御 (ビット アドレス指定可能)	SM0_0	SM1_0	SM2_0	REN_0	TB8_0	RB8_0	TI_0	RI_0	00000000	RW
1 AUTOPTRLI ^[13]	99	1	SBUF0	シリアル ポート 0 のデータ バッファ	D7	D6	D5	D4	D3	D2	D1	D0	00000000	RW
9C 1 予約済み PD 1 AUTOPTRAD ^[13] オードボインタ2アドレス H A15 A14 A13 A12 A1 A10 A9 A8 00000000 RW PF 1 予約済み A0 1 10 ^[13] オートボインタ2アドレス H A15 A14 A13 A2 A1 A10 A9 A8 00000000 RW PF 1 予約済み A1 1 NT2CLR ^[13] 割り込み2クリア × × × × × × × × × × × × × × × × × × ×	9A	1	AUTOPTRH1 ^[13]	オートポインタ 1 アドレス H	A15	A14	A13	A12	A11	A10	A9	A8	00000000	RW
9D 1 AUTOPTRIQU ^[3] オートボインタ 2 アドレス H A7 A6 A5 A4 A3 A2 A1 A10 A9 A8 00000000 RW 9E 1 予約済み A0 1 IOC ^[13] オートボインタ 2 アドレス指定可能) D7 D6 D5 D4 D3 D2 D1 D0 00000000 RW A2 1 INTACER ^[13] 期以込み 2 クリア × x x x x x x x x x x x x x x x x x x	9B	1	AUTOPTRL1 ^[13]	オートポインタ 1 アドレス L	A7	A6	A5	A4	A3	A2	A1	A0	00000000	RW
9E 1 AUTOPTRL2 ^[13] オートボインタ 2 アドレス L A7 A6 A5 A4 A3 A2 A1 A0 00000000 RW 9F 1 予約済み A0 1 10(C ^[13] ボート C (ビット アドレス指定可能) D7 D6 D5 D4 D3 D2 D1 D0 xxxxxxxx RW A2 X X X X X X X X X X X X X X X X X X	9C	1	予約済み											
日 予約済み 日 下が済み 日 日 日 日 日 日 日 日 日	9D	1	AUTOPTRH2 ^[13]	オートポインタ 2 アドレス H	A15	A14	A13	A12	A11	A10	A9	A8	00000000	RW
RO 1 1 IOC ¹³ ボートC(ビットアドレス指定可能) D7 D6 D5 D4 D3 D2 D1 D0 xxxxxxx RW A1 N1 INTZCIR ¹³ 割り込み 2 クリア x x x x x x x x x x x x x x x x x x x	9E	1	AUTOPTRL2 ^[13]	オートポインタ 2 アドレス L	A7	A6	A5	A4	A3	A2	A1	A0	00000000	RW
A1 1 NT2CLR[13] 割り込み 2 クリア x x x x x x x x x x x x x x x x x x x	9F	1	予約済み											
A2 1 NT4CLR ⁽¹³⁾ 割り込み 4 クリア x x x x x x x x x x x x x x x x x x x	A0	1	IOC ^[13]	ポート C(ビット アドレス指定可能)	D7	D6	D5	D4	D3	D2	D1	D0	xxxxxxxx	RW
A3 5 予約済み A8 1 IE	A1	1	INT2CLR ^[13]	割り込み 2 クリア	х	х	х	х	х	х	х	х	xxxxxxxx	W
A8 1 E 割り込みイネーブル EA ES1 ET2 ES0 ET1 EX1 ET0 EX0 00000000 RW RW A9 1 予約済み AA 1 EP2468STAT ^[13]	A2	1	INT4CLR ^[13]	割り込み4クリア	х	х	х	х	х	х	х	х	xxxxxxxx	W
A9 1 予約済み AA 1 EP2468STAT(13) エンドポイント 2、4、6、8 ステータス フ EP8F EP8E EP6F EP6E EP4F EP4E EP4F EP4E EP2F EP2E 01011010 R AB 1 EP24FIFOFLGS エンドポイント 2、4 スレープ FIFO ステー 0 EP4PF EP4EF EP4FF 0 EP2F EP2EF 0100010 R AC 1 EP36FIFOFLGS エンドポイント 6、8 スレープ FIFO ステー 0 EP8PF EP8FF EP8FF 0 EP8FF 0 EP6FF EP6FF 01100110 R AC 1 EP36FIFOFLGS エンドポイント 6、8 スレープ FIFO ステー 0 EP8PF EP8FF EP8FF 0 EP8FF 0 EP6FF EP6FF 01100110 R AD 2 予約済み AF 1 AUTOPTRSETUP! オートポインタ 1 および 2 セットアップ 0 0 0 0 0 APTR2INC APTRINC APTREN 00000110 RW B0 1 IOD[13] ポート D (ビット アドレス指定可能) D7 D6 D5 D4 D3 D2 D1 D0 xxxxxxxxx RW B1 1 IOE[13] ボート A 出力イネーブル D7 D6 D5 D4 D3 D2 D1 D0 00000000 RW B2 1 OEB[13] ボート B 出力イネーブル D7 D6 D5 D4 D3 D2 D1 D0 00000000 RW B3 1 OEB[13] ボート B 出力イネーブル D7 D6 D5 D4 D3 D2 D1 D0 00000000 RW B5 1 OEE[13] ボート C 出力イネーブル D7 D6 D5 D4 D3 D2 D1 D0 00000000 RW B5 1 OED[13] ボート D 出力イネーブル D7 D6 D5 D4 D3 D2 D1 D0 00000000 RW B6 1 OEE[13] ボート E 出力イネーブル D7 D6 D5 D4 D3 D2 D1 D0 00000000 RW B7 1 予約済み B8 1 IP 割り込み優先順位(ビット アドレス指定可 1 PS1 PT2 PS0 PT1 PX1 PT0 PX0 10000000 RW B9 1 予約済み BA 1 EP01STAT[13] エンドポイント 0 および 1 ステータス 0 0 0 0 0 RW EP1 EP0 10000xxx brrmf BC 1 予約済み BA 1 EP01STAT[13] エンドポイント 2 未 6、8GPIF スレーブ 完了 0 0 0 RW EP1 EP0 10000xxx brrmf BC 1 予約済み	А3	5	予約済み											
A9 1 予約済み AA 1 EP2468STAT(13) エンドポイント 2、4、6、8 ステータス フ EP8F EP8E EP6F EP6E EP4F EP4E EP4F EP4E EP2F EP2E 01011010 R AB 1 EP24FIFOFLGS エンドポイント 2、4 スレープ FIFO ステー 0 EP4PF EP4EF EP4FF 0 EP2F EP2EF 0100010 R AC 1 EP36FIFOFLGS エンドポイント 6、8 スレープ FIFO ステー 0 EP8PF EP8FF EP8FF 0 EP8FF 0 EP6FF EP6FF 01100110 R AC 1 EP36FIFOFLGS エンドポイント 6、8 スレープ FIFO ステー 0 EP8PF EP8FF EP8FF 0 EP8FF 0 EP6FF EP6FF 01100110 R AD 2 予約済み AF 1 AUTOPTRSETUP! オートポインタ 1 および 2 セットアップ 0 0 0 0 0 APTR2INC APTRINC APTREN 00000110 RW B0 1 IOD[13] ポート D (ビット アドレス指定可能) D7 D6 D5 D4 D3 D2 D1 D0 xxxxxxxxx RW B1 1 IOE[13] ボート A 出力イネーブル D7 D6 D5 D4 D3 D2 D1 D0 00000000 RW B2 1 OEB[13] ボート B 出力イネーブル D7 D6 D5 D4 D3 D2 D1 D0 00000000 RW B3 1 OEB[13] ボート B 出力イネーブル D7 D6 D5 D4 D3 D2 D1 D0 00000000 RW B5 1 OEE[13] ボート C 出力イネーブル D7 D6 D5 D4 D3 D2 D1 D0 00000000 RW B5 1 OED[13] ボート D 出力イネーブル D7 D6 D5 D4 D3 D2 D1 D0 00000000 RW B6 1 OEE[13] ボート E 出力イネーブル D7 D6 D5 D4 D3 D2 D1 D0 00000000 RW B7 1 予約済み B8 1 IP 割り込み優先順位(ビット アドレス指定可 1 PS1 PT2 PS0 PT1 PX1 PT0 PX0 10000000 RW B9 1 予約済み BA 1 EP01STAT[13] エンドポイント 0 および 1 ステータス 0 0 0 0 0 RW EP1 EP0 10000xxx brrmf BC 1 予約済み BA 1 EP01STAT[13] エンドポイント 2 未 6、8GPIF スレーブ 完了 0 0 0 RW EP1 EP0 10000xxx brrmf BC 1 予約済み	A8	1	IE	割り込みイネーブル (ビット アドレス指定可能)	EA	ES1	ET2	ES0	ET1	EX1	ET0	EX0	00000000	RW
AB	A9	1	予約済み											
AC 1 FP68FIFOFLGS エンドポイント 6、8 スレーブ FIFO ステー 0 EP8PF EP8FF D EP8FF D EP6FF EP6FF D 0 1100110 R AD 2 予約済み D D D D D D D D D D D D D D D D D D D	AA	1	EP2468STAT ^[13]	ラグ		EP8E	EP6F	EP6E	EP4F	EP4E	EP2F	EP2E	01011010	R
AD 2 予約済み	AB	1	EP24FIFOFLGS	エンドポイント 2、4 スレーブ FIFO ステータス フラグ	0	EP4PF	EP4EF	EP4FF	0	EP2PF	EP2EF	EP2FF	00100010	R
AFF 1 AJTOPTRSETUP「オートポインタ 1 および 2 セットアップ 0 0 0 0 0 0 APTR2INC APTRINC APTRINC APTRINC BUTTON BOOM 1 IN INDICATION BOOM 1 IN INDICATION BUTTON BOOM 1 IN INDICATION BUTTON BOOM 1 IN INDICATION BUTTON BUTT	AC	1	EP68FIFOFLGS		0	EP8PF	EP8EF	EP8FF	0	EP6PF	EP6EF	EP6FF	01100110	R
B0 1 IOD[13] ポートD (ピットアドレス指定可能) D7 D6 D5 D4 D3 D2 D1 D0 xxxxxxxx RW B1 1 IOE[13] ボートE (ピットアドレス指定不可) D7 D6 D5 D4 D3 D2 D1 D0 00000000 RW B2 1 OEA[13] ボートA 出力イネーブル D7 D6 D5 D4 D3 D2 D1 D0 00000000 RW B3 1 OEB[13] ポートB 出力イネーブル D7 D6 D5 D4 D3 D2 D1 D0 00000000 RW B4 1 OEC[13] ポートC 出力イネーブル D7 D6 D5 D4 D3 D2 D1 D0 00000000 RW B5 1 OED[13] ポート D 出力イネーブル D7 D6 D5 D4 D3 D2 D1 D0 00000000 RW B6 1 OEE[13] ポート E 出力イネーブル D7 D6 D5 D4 D3 D2 D1 D0 00000000 RW B6 1 OEE[13] ポート E 出力イネーブル D7 D6 D5 D4 D3 D2 D1 D0 00000000 RW B7 1 予約済み D7 D7 D8 D8 D9	AD	2	予約済み											
B1 1 IOE ^[13] ポートE (ビットアドレス指定不可) D7 D6 D5 D4 D3 D2 D1 D0 xxxxxxxxx RW B2 1 OEA ^[13] ポートA出力イネーブル D7 D6 D5 D4 D3 D2 D1 D0 00000000 RW B3 1 OEB ^[13] ポートB出力イネーブル D7 D6 D5 D4 D3 D2 D1 D0 00000000 RW B4 1 OEC ^[13] ポートC出力イネーブル D7 D6 D5 D4 D3 D2 D1 D0 00000000 RW B5 1 OED ^[13] ポートE出力イネーブル D7 D6 D5 D4 D3 D2 D1 D0 00000000 RW B6 1 OEE ^[13] ポートE出力イネーブル D7 D6 D5 D4 D3 D2 D1 D0 00000000 RW B7 1 予約済み P7	AF	1	1 '4	オートポインタ 1 および 2 セットアップ	0	0	0	0	0	APTR2INC	APTR1INC	APTREN	00000110	RW
B2 1 OEA ^[13] ポート A 出力イネーブル D7 D6 D5 D4 D3 D2 D1 D0 00000000 RW B3 1 OEB ^[13] ポート B 出力イネーブル D7 D6 D5 D4 D3 D2 D1 D0 00000000 RW B4 1 OEC ^[13] ポート C 出力イネーブル D7 D6 D5 D4 D3 D2 D1 D0 00000000 RW B5 1 OED ^[13] ポート D 出力イネーブル D7 D6 D5 D4 D3 D2 D1 D0 00000000 RW B6 1 OEE ^[13] ポート E 出力イネーブル D7 D6 D5 D4 D3 D2 D1 D0 00000000 RW B6 1 OEE ^[13] ポート E 出力イネーブル D7 D6 D5 D4 D3 D2 D1 D0 00000000 RW B7 1 予約済み B8 1 IP 割り込み優先順位(ビット アドレス指定可 1 PS1 PT2 PS0 PT1 PX1 PT0 PX0 10000000 RW B9 1 予約済み BA 1 EPOISTAT ^[13] エンドポイント 0 および 1 ステータス 0 0 0 0 EPIINBSY EPIOUTB EPOBSY 00000000 RW B7 I 予約済み BA 1 FP0ISTAT ^[13] エンドポイント 2、4、6、8GPIF スレーブ 完了 D 0 0 0 RW EP1 EP0 10000xxx brrrrl BC 1 予約済み	B0	1	IOD ^[13]	ポート D(ビット アドレス指定可能)	D7	D6	D5	D4	D3	D2	D1	D0	xxxxxxx	RW
B3 1 OEB ^[13] ポート B 出力イネーブル D7 D6 D5 D4 D3 D2 D1 D0 00000000 RW B4 1 OEC ^[13] ポート C 出力イネーブル D7 D6 D5 D4 D3 D2 D1 D0 00000000 RW B5 1 OED ^[13] ボート D 出力イネーブル D7 D6 D5 D4 D3 D2 D1 D0 00000000 RW B6 1 OEE ^[13] ポート E 出力イネーブル D7 D6 D5 D4 D3 D2 D1 D0 00000000 RW B7 1 予約済み B7 I PNIAD PNIAD PNIAD B8 I IP 割り込み優先順位(ビット アドレス指定可 IPSI PT2 PS0 PT1 PX1 PT0 PX0 10000000 RW B9 1 予約済み エンドポイント 0 および 1 ステータス 0 0 0 0 EP1INBSY EP1OUTB EP0BSY SY 000000000 RW BB I GPIFTRIG ^[13,11] エンドポイント 2、4、6、8GPIF スレープ 完了 0 0 0 RW EP1 EP0 10000xxx brrrrfFIFO トリガ FIFO FIFO FIFO FIFO FIFO FIFO FIFO FIF	B1	1	IOE ^[13]		D7	D6	D5	D4	D3	D2	D1	D0	xxxxxxx	RW
B4 1 OEC ^[13] ポート C 出力イネーブル D7 D6 D5 D4 D3 D2 D1 D0 00000000 RW B5 1 OED ^[13] ポート D 出力イネーブル D7 D6 D5 D4 D3 D2 D1 D0 00000000 RW B6 1 OEE ^[13] ポート E 出力イネーブル D7 D6 D5 D4 D3 D2 D1 D0 00000000 RW B7 1 予約済み B8 1 IP 割り込み優先順位(ビット アドレス指定可1 PS1 PT2 PS0 PT1 PX1 PT0 PX0 10000000 RW B9 1 予約済み BA 1 EP01STAT ^[13] エンドポイント 0 および 1 ステータス 0 0 0 0 EP1INBSY EP1OUTB EP0BSY SY D00000000 RW BB 1 GPIFTRIG ^[13,11] エンドポイント 2、4、6、8GPIF スレーブ 完了 0 0 0 RW EP1 EP0 100000000 EP1 INDEST EP1OUTB EP1OUTB EP1OUTS EP1OUTB EP1OUTS EP1OUTB EP1OUTS E	B2	1		ポート A 出力イネーブル	D7	D6	D5	D4	D3	D2	D1	D0	00000000	RW
B5 1 OED[13] ポート D 出力イネーブル D7 D6 D5 D4 D3 D2 D1 D0 00000000 RW B6 1 OEE[13] ポート E 出力イネーブル D7 D6 D5 D4 D3 D2 D1 D0 00000000 RW B7 1 予約済み B8 1 IP 割り込み優先順位(ビット アドレス指定可1 PS1 PT2 PS0 PT1 PX1 PT0 PX0 10000000 RW B9 1 予約済み BA 1 EP01STAT[13] エンドポイント 0 および 1 ステータス 0 0 0 0 EP1INBSY EP1OUTB EP0BSY SY BB 1 GPIFTRIG[13,11] エンドポイント 2、4、6、8GPIF スレーブ 完了 0 0 0 RW EP1 EP0 10000000 RW BC 1 予約済み Tンドポイント 2、4、6、8GPIF スレーブ 完了 0 0 0 RW EP1 EP0 10000000 RW	В3	1	OEB ^[13]	ポート B 出力イネーブル	D7	D6	D5	D4	D3	D2	D1	D0	00000000	RW
B6 1 OEE[13] ポートE出力イネーブル D7 D6 D5 D4 D3 D2 D1 D0 000000000 RW B7 1 予約済み B9 1 P1 割り込み優先順位(ビットアドレス指定可1 P1 P1 <td>B4</td> <td>1</td> <td>OEC^[13]</td> <td>ポート C 出力イネーブル</td> <td>D7</td> <td>D6</td> <td>D5</td> <td>D4</td> <td>D3</td> <td>D2</td> <td>D1</td> <td>D0</td> <td>00000000</td> <td>RW</td>	B4	1	OEC ^[13]	ポート C 出力イネーブル	D7	D6	D5	D4	D3	D2	D1	D0	00000000	RW
B7 1 予約済み 1 予約済み B8 1 IP 割り込み優先順位(ピットアドレス指定可1 PS1 PT2 PS0 PT1 PX1 PT0 PX0 10000000 RW B9 1 予約済み BA 1 EP01STAT ^[13] エンドポイント 0 および 1 ステータス 0 0 0 0 EP1INBSY EP10UTB EP0BSY SY 000000000 R BB 1 GPIFTRIG ^[13,11] エンドポイント 2、4、6、8GPIF スレープ 完了 0 0 0 RW EP1 EP0 100000xxx brrrri BC 1 予約済み 1 予約済み	B5	1	OED ^[13]	ポート D 出力イネーブル	D7	D6	D5	D4	D3	D2	D1	D0	00000000	RW
B8 1 IP 割り込み優先順位(ビットアドレス指定可 1 PS1 PT2 PS0 PT1 PX1 PT0 PX0 10000000 RW B9 1 予約済み BA 1 EP01STAT ^[13] エンドポイント 0 および 1 ステータス 0 0 0 0 EP1INBSY EP10UTB EP0BSY SY 00000000 R BB 1 GPIFTRIG ^[13,11] エンドポイント 2、4、6、8GPIF スレープ 完了 0 0 0 RW EP1 EP0 10000xxx brrrr BC 1 予約済み	B6	1	OEE ^[13]	ポート E 出力イネーブル	D7	D6	D5	D4	D3	D2	D1	D0	00000000	RW
B9 1 予約済み Tンドポイント 0 および 1 ステータス 0 0 0 0 EP1INBSY EP1OUTB EP0BSY SY BB 1 GPIFTRIG ^[13,11] エンドポイント 2、4、6、8GPIF スレープ 完了 0 0 0 RW EP1 EP0 10000xxx brrrrl BC 1 予約済み	В7	1	予約済み											
BA 1 EP01STAT ^[13] エンドポイント 0 および 1 ステータス 0 0 0 0 0 EP11NBSY EP10UTB EP08SY 000000000 R BB 1 GPIFTRIG ^[13,11] エンドポイント 2、4、6、8GPIF スレーブ 完了 0 0 0 RW EP1 EP0 10000xxx brrrrl BC 1 予約済み - <t< td=""><td>B8</td><td>1</td><td>IP</td><td></td><td>1</td><td>PS1</td><td>PT2</td><td>PS0</td><td>PT1</td><td>PX1</td><td>PT0</td><td>PX0</td><td>10000000</td><td>RW</td></t<>	B8	1	IP		1	PS1	PT2	PS0	PT1	PX1	PT0	PX0	10000000	RW
BB 1 GPIFTRIG ^[13,11] エンドポイント 2、4、6、8GPIF スレープ 完了 0 0 0 RW EP1 EP0 10000xxx brrrrl BC 1 予約済み	В9	1												
FIFO トリガ BC 1 予約済み	ВА	1	EP01STAT ^[13]	エンドポイント 0 および 1 ステータス	0	0	0	0	0	EP1INBSY		EPOBSY	00000000	R
	ВВ	1	GPIFTRIG ^[13, 11]	エンドポイント 2、4、6、8GPIF スレーブ FIFO トリガ	完了	0	0	0	0	RW	EP1	EP0	10000xxx	brrrrbbb
	BC	1	予約済み											
BD 1 GPIFSGLDATH ^[13] GPIF データH(16 ビットモードのみ) D15 D14 D13 D12 D11 D10 D9 D8 xxxxxxxxx RW	BD	1	GPIFSGLDATH ^[13]	GPIF データ H(16 ビット モードのみ)	D15	D14	D13	D12	D11	D10	D9	D8	XXXXXXXX	RW

注 13. SFR は 8051 標準アーキテクチャにはありません。 14. SIE で EEPROM が検出されない場合、初期値は 00000000 となります。



表 11. FX2LP レジスタの概要 (続き)

16 進	サイズ	名前	説明	b7	b6	b5	b4	b3	b2	b1	b0	デフォルト	アクセス
BE	1	GPIFSGLDATLX ^{[1}	GPIF データ L トリガあり	D7	D6	D5	D4	D3	D2	D1	D0	xxxxxxx	RW
BF	1	GPIFSGLDATLNO X ^[13]	GPIF データLトリガなし	D7	D6	D5	D4	D3	D2	D1	D0	xxxxxxx	R
C0		SCON1 ^[13]	シリアル ポート 1 の制御(ビット アドレス指定可能)	SM0_1	SM1_1	SM2_1	REN_1	TB8_1	RB8_1	TI_1	RI_1	00000000	RW
C1	1	SBUF1 ^[13]	シリアル ポート 1 のデータ バッファ	D7	D6	D5	D4	D3	D2	D1	D0	00000000	RW
C2	6	予約済み											
C8	1	T2CON	タイマ/カウンタ 2 の制御(ビット アドレス指定可能)	TF2	EXF2	RCLK	TCLK	EXEN2	TR2	CT2	CPRL2	00000000	RW
C9	1	予約済み											
CA	1	RCAP2L	タイマ 2、自動再ロード、インクリメント カウンタのキャプチャ	D7	D6	D5	D4	D3	D2	D1	D0	00000000	RW
СВ	1	RCAP2H	タイマ 2、自動再ロード、インクリメント カウンタのキャプチャ	D7	D6	D5	D4	D3	D2	D1	D0	00000000	RW
CC	1	TL2	タイマ 2 再ロード L	D7	D6	D5	D4	D3	D2	D1	D0	00000000	RW
CD	1	TH2	タイマ 2 再ロード H	D15	D14	D13	D12	D11	D10	D9	D8	00000000	RW
CE	2	予約済み											
D0	1	ps	プログラム ステータス ワード(ビット アドレス指定可能)	CY	AC	F0	RS1	RS0	OV	F1	Р	00000000	RW
D1	7	予約済み											
D8	1	EICON ^[13]	外部割り込み制御	SMOD1	1	ERESI	RESI	INT6	0	0	0	01000000	RW
D9	7	予約済み											
E0	1	AC	アキュムレータ(ビット アドレス指定可能)	D7	D6	D5	D4	D3	D2	D1	D0	00000000	RW
E1	7	予約済み											
E8	1	EIE ^[13]	外部割り込みイネーブル	1	1	1	EX6	EX5	EX4	El ² C	EUSB	11100000	RW
E9	7	予約済み											
F0	1	В	B(ビット アドレス指定可能)	D7	D6	D5	D4	D3	D2	D1	D0	00000000	RW
F1	7	予約済み											
F8	1	EIP ^[13]	外部割り込み優先順位制御	1	1	1	PX6	PX5	PX4	PI ² C	PUSB	11100000	RW
F9	7	予約済み											

R= すべてのビットが読み取り専用 W= すべてのビットが書き込み専用 r=読み取り専用ビット

w=書き込み専用ビット

b=読み取り/書き込みビット



5. 絶対最大定格

6. 動作条件

T _A (バイアス印加時の周囲温度) 民生用	0 °C ∼ +70 °C
T _A (バイアス印加時の周囲温度) 産業用	
電源電圧	
グランド電圧	
F _{OSC} (発振器または水晶振動子周波 並列共振	数) 24 MHz ± 100 ppm、

7. 熱特性

以下の表に、各種パッケージの熱特性を示します。

表 12. 熱特性

パッケージ	周囲 温度 (°C)	θJc ジャンクションからケースの熱抵抗 (°C/W)	⊕Ja ジャンクションから周囲の熱抵抗 (°C/W)
56 SSOP	70	24.4	47.7
100 TQFP	70	11.9	45.9
128 TQFP	70	15.5	43.2
56 QFN	70	10.6	25.2
56 VFBGA	70	30.9	58.6

接合部の温度 θ j、は、次の式を使用して計算できます。 θ j = $P^*\theta_{Ja} + \theta_a$ ここで、

P = 電力

 $Ja = 接合部から周囲の温度(<math>\theta_{Jc} + \theta_{Ca}$)

θθ = 周囲の温度 (70 ℃)

ケースの温度 θ_c は、次の式を使用して計算できます。 θ_c = P* θ_{Ca} + θ_a ここで、

P = 電力

 θ_{Ca} = ケースから周囲の温度

θ_a = 周囲の温度(70 ℃)

注

75. チップの電源を遮断した状態で I/O ピンに電力を供給しないでください。



8. DC 特性

表 13. DC 特性

パラメータ	説明	条件	最小値	標準値	最大値	単位
VCC	電源電圧	_	3.00	3.3	3.60	V
VCC Ramp Up	0 ∼ 3.3V	-	200	-	_	μS
V _{IH}	入力 HIGH 電圧	-	2	-	5.25	V
V _{IL}	入力 LOW 電圧	-	-0.5	_	0.8	V
V_{IH_X}	水晶振動子入力 HIGH 電圧	-	2	_	5.25	V
V_{IL_X}	水晶振動子入力 LOW 電圧	-	-0.5	-	0.8	V
I _I	入力漏れ電流	0< V _{IN} < VCC	_	-	±10	μΑ
V _{OH}	出力電圧 HIGH	I _{OUT} = 4 mA	2.4	_	_	V
V _{OL}	出力 LOW 電圧	$I_{OUT} = -4 \text{ mA}$	_	_	0.4	V
I _{OH}	出力電流 HIGH	-	_	_	4	mA
I _{OL}	出力電流 LOW	-	_	_	4	mA
C _{IN}	入力ピン容量	D+/D- 除く	_	_	10	рF
		D+/D-	_	_	15	рF
I _{SUSP}	サスペンド電流	接続	_	300	380 ^[16]	μΑ
	CY7C68014/CY7C68016	切断	_	100	150 ^[16]	μΑ
	サスペンド電流	接続	_	0.5	1.2 ^[16]	mA
	CY7C68013/CY7C68015	切断	_	0.3	1.0 ^[16]	mA
I _{CC}	供給電流	8051 動作、USB HS に接続	_	50	85	mA
		8051 動作、USB FS に接続	_	35	65	mA
T _{RESET}	電源投入時のリセット時間	V _{CC} の最小値 = 3.0V	5.0	_	_	mS
-	電源投入直後のピン リセット		200	_	_	μS

8.1 USB トランシーバ

USB2.0 のフルスピード/ハイスピードモードに準拠。



9. AC 電気的特性

9.1 USB トランシーバ

USB2.0 のフルスピード/ハイスピードモードに準拠。

9.2 プログラムメモリ読み取り

図 9-1. プログラム メモリ読み取りタイミング図




表 14. プログラム メモリ読み取りパラメータ

パラメータ	説明	最小値	標準値	最大値	単位	注
t _{CL}	1/CLKOUT 周波数	_	20.83	_	ns	48 MHz
		_	41.66	_	ns	24 MHz
		_	83.2	_	ns	12 MHz
t _{AV}	クロックからアドレスが有効になるまでの 遅延	0	-	10.7	ns	_
t _{STBL}	クロックから PSEN LOW	0	_	8	ns	-
t _{STBH}	クロックから PSEN High	0	_	8	ns	_
t _{SOEL}	クロックから OE Low	_	_	11.1	ns	_
t _{SCSL}	クロックから CS Low	_	_	13	ns	_
t _{DSU}	データ セットアップからクロック	9.6	_	_	ns	_
t _{DH}	データ ホールド時間	0	_	_	ns	_

注 17. CLKOUT は、正論理で示されています。 18. t_{ACC1} は、以下のパラメータから計算されます。 t_{ACC1}(24 MHz) = 3*t_{CL} - t_{AV} - t_{DSU} = 106 ns。 t_{ACC1}(48 MHz) = 3*t_{CL} - t_{AV} - t_{DSU} = 43 ns。



9.3 データメモリの読み取り




表 15. データ メモリの読み取りパラメータ

パラメータ	説明	最小値	標準値	最大値	単位	注
t _{CL}	1/CLKOUT 周波数	_	20.83	_	ns	48 MHz
		_	41.66	_	ns	24 MHz
		_	83.2	-	ns	12 MHz
t _{AV}	クロックからアドレスが有効になるまでの 遅延	_	-	10.7	ns	-
t _{STBL}	クロックから RD LOW	_	-	11	ns	_
t _{STBH}	クロックから RD HIGH	_	_	11	ns	_
t _{SCSL}	クロックから CS LOW	_	_	13	ns	_
t _{SOEL}	クロックから OE LOW	_	_	11.1	ns	_
t _{DSU}	データ セットアップからクロック	9.6	_	_	ns	_
t _{DH}	データ ホールド時間	0	_	_	ns	_

AUTOPTR1 または AUTOPTR2 を使用して外部メモリをアドレス指定する場合、RD# または WR# がアクティブである間は、 AUTOPTR1のアドレスのみがアクティブです。AUTOPTR2のアドレスはサイクル全体でアクティブであり、ストレッチ値に基 づくアドレス有効時間を満たします。

注 19. t_{ACC2} と t_{ACC3} は、以下のパラメータから計算されます。 $t_{ACC2}(24 \text{ MHz}) = 3*t_{CL} - t_{AV} - t_{DSU} = 106 \text{ ns.}$ $t_{ACC2}(24 \text{ MHz}) = 3*t_{CL} - t_{AV} - t_{DSU} = 43 \text{ ns.}$ $t_{ACC3}(24 \text{ MHz}) = 5*t_{CL} - t_{AV} - t_{DSU} = 190 \text{ ns.}$ t $ACC3_{(48 \text{ MHz})} = 5*t_{CL} - t_{AV} - t_{DSU} = 86 \text{ ns.}$



9.4 データメモリの書き込み

図 9-3. データ メモリ書き込みタイミング図




表 16. データ メモリの書き込みパラメータ

パラメータ	説明	最小値	最大値	単位	注
t _{AV}	クロックからアドレスが有効になるまでの遅延	0	10.7	ns	_
t _{STBL}	クロックから WR パルス LOW	0	11.2	ns	_
t _{STBH}	クロックから WR パルス HIGH	0	11.2	ns	_
t _{SCSL}	クロックから CS パルス LOW	_	13.0	ns	_
t _{ON1}	クロックからデータのオン	0	13.1	ns	_
t _{OFF1}	クロックからデータ ホールド時間	0	13.1	ns	_

AUTOPTR1 またはAUTOPTR2を使用して外部メモリをアドレス 指定する場合、RD# または WR# がアクティブである間は、 AUTOPTR1 のアドレスのみがアクティブです。AUTOPTR2 のア

ドレスはサイクル全体でアクティブであり、ストレッチ値に基づくアドレス有効時間を満たします。



9.5 PORTC ストローク機能のタイミング

RD# および WR# は、100 ピンバージョンおよび 128 ピンパッケージに存在します。これらの 100 ピンおよび 128 ピンのバージョンでは、8051 が PORTC との読み取り/書き込みを実行するときに、RD# ピンと WR# ピンにパルスを送るように 8051 制御ビットを設定できます。この機能は、CPUCS レジスタにPORTCSTB ビットを設定することでイネーブルになります。

PORTC へのアクセス時に、RD# および WR# ストローブは 2 つの CLKOUT サイクル分、アサートされます。

WR# ストローブは、図 9-4 に示されているとおり、PORTC が更新された後、2 クロック サイクル分アサートされ、その後、2 クロック サイクル分アクティブになります。

読み取りについては、8051 が読み取る値は、RD# のアサートの前の PORTC 3 クロック サイクルの値です。RD# は、8051 が PORTC で読み取り関数を実行した時点から 3 クロック サイクル後に、2 クロック サイクル分、パルス出力されます。

RD# 信号は、外部ロジックに次のデータ バイトを準備するように求めます。RD# 信号そのもののアサート時には内部的には何もサンプルされません。これは次のデータ バイトを準備させるための単なるプリフェッチ タイプの信号です。そのため、RD# 信号を使用するときにそのことを考慮すると、次の読み取りまでのセットアップ時間の条件を簡単に満たすことができます。

RD# のこのパルス送信の目的は、外部周辺デバイスが 8051 が PORTC の読み取りを実行し、データが RD# 信号のアサート前に PORTC 3 CLKOUT サイクルにラッチされたことを感知できるようにすることです。RD# がパルス送信されると、外部ロジックは PORTC 上のデータを更新できます。

以下は、PORTCへのアクセス時の読み取り/書き込みストローブ機能のタイミング図を示したものです。RD#信号とWR#信号の伝播遅延の詳細については、セクション 9.3 とセクション 9.4 を参照してください。

図 9-4. 8051 が PORTC にアクセスするときの WR# ストローブ関数





図 9-5.8051 が PORTC にアクセスするときの RD# ストローブ関数





9.6 GPIF 同期信号




表 17. 内部から供給される IFCLK での GPIF 同期信号パラメータ $^{[20\square21]}$

パラメータ	説明	最小値	最大値	標準値		単位
1177-3	一直元95 	取りが降	取入他	最小値	最大値	1 半位
t _{IFCLK}	IFCLK 周期	20.83	_	_	_	ns
t _{SRY}	RDY _X からクロック セットアップ時間	8.9	_	_	_	ns
t _{RYH}	クロックから RDY _X	0	_	_	_	ns
t _{SGD}	GPIF データからクロック セットアップ時間	9.2	_	_	_	ns
t _{DAH}	GPIF データ ホールド時間	0	_	_	_	ns
t _{SGA}	クロックから GPIF アドレス伝播遅延	_	7.5	_	_	ns
t_{XGD}	クロックから GPIF データ出力までの伝播遅延	_	11	_	_	ns
t _{XCTL}	クロックから CTL _X 出力までの伝播遅延	_	6.7	_	_	ns
t _{IFCLKR}	IFCLK の立ち上がり時間	_	_	_	900	ps
t _{IFCLKF}	IFCLK の立ち下がり時間	_	_	_	900	ps
t _{IFCLKOD}	IFCLK 出力デューティ比	_	_	49	51	%
t _{IFCLKJ}	IFCLK ジッタ(ピークツーピーク)	_	_	_	300	ps


表 18. 外部から供給される IFCLK での GPIF 同期信号パラメータ [21]

パラメータ	説明	最小値	最大値	単位
t _{IFCLK}	IFCLK 周期 ^[22]	20.83	200	ns
t _{SRY}	RDY _X からクロック セットアップ時間	2.9	_	ns
t _{RYH}	クロックから RDY _X	3.7	_	ns
t _{SGD}	GPIF データからクロック セットアップ時間	3.2	_	ns
t _{DAH}	GPIF データ ホールド時間	4.5	_	ns
t _{SGA}	クロックから GPIF アドレス伝播遅延	_	11.5	ns
t_{XGD}	クロックから GPIF データ出力までの伝播遅延	_	15	ns
t _{XCTL}	クロックから CTL _X 出力までの伝播遅延	_	10.7	ns

zz 20. 破線は、極性を反転してプログラムした信号を示します。 21. GPIF 非同期 RDY_x 信号の最小セットアップ時間は内部 48 MHz IFCLK 使用時で 50 ns です。 22. IFCLK が 48 MHz を超えないようにする必要があります。



9.1 スレーブ FIFO 同期読み出し






表 19. 内部から供給される IFCLK でのスレーブ FIFO 同期読み出しパラメータ $^{[21]}$

rs=J h	説明	旦小坊	旦十/店	標準値		無 1
パラメータ	■ 一直なり 	最小値	最大値	最小値	最大値	単位
t _{IFCLK}	IFCLK 周期	20.83	_	_	_	ns
t _{SRD}	SLRD からクロック セットアップ時間	18.7	_	_	_	ns
t _{RDH}	クロックから SLRD ホールド時間	0	_	_	-	ns
t _{OEon}	SLOE ターンオンから FIFO データが有効になるまで	_	10.5	_	_	ns
t _{OEoff}	SLOE ターンオフから FIFO データホールドま で	_	10.5	_	_	ns
t _{XFLG}	クロックから FLAGS 出力までの伝播遅延	_	9.5	-	_	ns
t_{XFD}	クロックから FIFO データ出力までの伝播遅延	_	11	_	_	ns
t _{IFCLKR}	IFCLK の立ち上がり時間	_	-	_	900	ps
t _{IFCLKF}	IFCLK の立ち下がり時間	_	-	_	900	ps
t _{IFCLKOD}	IFCLK 出力デューティ比	_	_	49	51	%
t _{IFCLKJ}	IFCLK ジッタ(ピークツーピーク)	_	_	_	300	ps



表 20. 外部から供給される IFCLK でのスレーブ FIFO 同期読み出しパラメータ $[^{21}]$

パラメータ	説明	最小値	最大値	単位
t _{IFCLK}	IFCLK 周期	20.83	200	ns
t _{SRD}	SLRD からクロック セットアップ時間	12.7	_	ns
t _{RDH}	クロックから SLRD ホールド時間	3.7	_	ns
t _{OEon}	SLOE ターンオンから FIFO データが有効になるまで	_	10.5	ns
t _{OEoff}	SLOE ターンオフから FIFO データホールドまで	_	10.5	ns
t _{XFLG}	クロックから FLAGS 出力までの伝播遅延	_	13.5	ns
t _{XFD}	クロックから FIFO データ出力までの伝播遅延	_	15	ns

9.8 スレーブ FIFO 非同期読み出し

図 9-8. スレーブ FIFO 非同期読み出しのタイミング図 [20]




表 21. スレーブ FIFO 非同期読み出しのパラメータ ^[23]

パラメータ	説明	最小値	最大値	単位
t _{RDpwl}	SLRD パルス幅 LOW	50	_	ns
t _{RDpwh}	SLRD パルス幅 HIGH	50	_	ns
t _{XFLG}	SLRD から FLAGS 出力までの伝播遅延	_	70	ns
t _{XFD}	SLRD から FIFO データ出力までの伝播遅延	_	15	ns
t _{OEon}	SLOE ターンオンから FIFO データが有効になるまで	-	10.5	ns
t _{OEoff}	SLOE ターンオフから FIFO データホールドまで	-	10.5	ns



9.9 スレーブ FIFO 同期書き込み






表 22. 内部から供給される IFCLK でのスレーブ FIFO 同期書き込みパラメータ $^{[21]}$

パラメータ	説明	最小値	最大値	単位
t _{IFCLK}	IFCLK 周期	20.83	_	ns
t _{SWR}	SLWR からクロック セットアップ時間	10.4	_	ns
t _{WRH}	クロックから SLWR ホールド時間	0	_	ns
t _{SFD}	FIFO データからクロック セットアップ時間	9.2	_	ns
t _{FDH}	クロックから FIFO データ ホールド時間	0	_	ns
t _{XFLG}	クロックから FLAGS 出力までの伝播遅延	_	9.5	ns

表 23. 外部から供給される IFCLK でのスレーブ FIFO 同期書き込みパラメータ $^{[21]}$

パラメータ	説明	最小値	最大値	単位
t _{IFCLK}	IFCLK 周期	20.83	200	ns
t _{SWR}	SLWR からクロック セットアップ時間	12.1	_	ns
t _{WRH}	クロックから SLWR ホールド時間	3.6	_	ns
t _{SFD}	FIFO データからクロック セットアップ時間	3.2	_	ns
t _{FDH}	クロックから FIFO データ ホールド時間	4.5	_	ns
t _{XFLG}	クロックから FLAGS 出力までの伝播遅延	_	13.5	ns

Document Number: 001-63322 Rev. *A



9.10 スレーブ FIFO 非同期書き込み

図 9-10. スレーブ FIFO 非同期書き込みのタイミング図 [20]




表 24. 内部から供給される IFCLK でのスレーブ FIFO 非同期書き込みパラメータ [23]

パラメータ	説明	最小値	最大値	単位
t _{WRpwl}	SLWR パルス LOW	50	_	ns
tWRpwh	SLWR パルス HIGH	70	_	ns
t _{SFD}	SLWR から FIFO データ セットアップ時間	10	_	ns
t _{FDH}	FIFO データから SLWR ホールド時間	10	_	ns
t _{XFD}	SLWR から FLAGS 出力までの伝播遅延	_	70	ns

9.11 スレーブ FIFO 同期パケット終了ストローブ

図 9-11. スレーブ FIFO 同期パケット終了ストローブのタイミング図 [20]




表 25. 内部から供給される IFCLK でのスレーブ FIFO 同期パケット終了ストローブ パラメータ [21]

パラメータ	説明	最小値	最大値	単位
t _{IFCLK}	IFCLK 周期	20.83	_	ns
t _{SPE}	PKTEND からクロック セットアップ時間	14.6	_	ns
t _{PEH}	クロックから PKTEND ホールド時間	0	-	ns
t _{XFLG}	クロックから FLAGS 出力までの伝播遅延	_	9.5	ns

表 26. 外部から供給される IFCLK でのスレーブ FIFO 同期パケット終了ストローブ パラメータ [21]

パラメータ	説明	最小値	最大値	単位
t _{IFCLK}	IFCLK 周期	20.83	200	ns
t _{SPE}	PKTEND からクロック セットアップ時間	8.6	-	ns
t _{PEH}	クロックから PKTEND ホールド時間	2.5	-	ns
t _{XFLG}	クロックから FLAGS 出力までの伝播遅延	_	13.5	ns

Document Number: 001-63322 Rev. *A



PKTEND ピンのアサートと SLWR のアサートの時間的関係について、満たさなければならない特定のタイミング要件はありません。 PKTEND は、最後のデータ値が FIFO に取り込まれた時またはそれ以降にアサートできます。セットアップ時間 t_{SPE} およびホールド時間 t_{PFH} を満たす必要があります。


PKTEND アサートについて特定のタイミング要件はありませんが、PKTEND を使用して 1 バイトまたは 1 ワードのパケットを転送する間に注意すべき特定のコーナー ケース条件があります。また、自動モードで動作するように FIFO を構成している場合は、2 つのパケットを送信するために必要となる追加のタイミング要件があります。それは PKTEND ピンを使用して手動で転送された短い 1 バイトまたは 1 ワードのパケットが続く、自動的に転送されたフル パケットです。(フルとは、AUTOINLENレジスタに設定されたレベルを満たす FIFO のバイト数)。このシナリオでは、ユーザは、その時点まで自動的に転送してきたパケットの最後のバイトまたはワードを取り込むクロックの立

ち上がりエッジの後、少なくとも 1 クロック サイクル経過後に PKTEND をアサートするようにしなければなりません。図 9-12 はこのシナリオを示したものです。X は、IN エンドポイントが 自動モードに入るように構成されるときに、AUTOINLEN レジスタに設定される値です。

図 9-12 は、2 つのパケットが転送されるシナリオを示しています。最初のパケットは、FIFO のバイト数が X (AUTOINLEN レジスタに設定された値)に達するまで自動的に転送され、2 番目の1バイト/ワードのショートパケットは PKTEND を使用して手動で転送されます。

PKTEND のアサートと、最初のパケットの最終バイトのクロッキング(パケットの自動転送が発生する)との間には少なくとも 1 つの IFCLK サイクルタイミングがあります。このタイミングを守らないと、FX2 は 1 バイトまたは 1 ワードのショート パケットの送信に失敗します。

図 9-12. スレーブ FIFO 同期書き込みシーケンスおよびタイミング図 $^{[20]}$



9.12 スレーブ FIFO 非同期パケット終了ストローブ

図 9-13. スレーブ FIFO 非同期パケット終了ストローブのタイミング図 [20]




表 27. スレーブ FIFO 非同期パケット終了ストローブのパラメータ [23]

パラメータ	説明	最小値	最大値	単位
t _{PEpwl}	PKTEND パルス幅 LOW	50	_	ns
t _{PWpwh}	PKTEND パルス幅 HIGH	50	_	ns
t _{XFLG}	PKTEND から FLAGS 出力までの伝播遅延	_	115	ns



9.13 スレーブ FIFO 出力イネーブル

図 9-14. スレーブ FIFO 出力のタイミング図 ^[20]




表 28. スレーブ FIFO 出力イネーブルのパラメータ

パラメータ	説明	最小値	最大値	単位
t _{OEon}	SLOE アサートから FIFO データ出力まで		10.5	ns
t _{OEoff}	SLOE デアサートから FIFO データホールドまで		10.5	ns

9.14 スレーブ FIFO アドレスからフラグ/データ

図 9-15. フラグ/データへのスレーブ FIFO アドレスのタイミング図 $^{[20]}$




表 29. スレーブ FIFO アドレスからフラグ/データへのパラメータ

パラメータ	説明	最小値	最大値	単位
t _{XFLG}	FIFOADR[1:0] から FLAGS 出力までの伝播遅延	_	10.7	ns
t _{XFD}	FIFOADR[1:0] から FIFODATA 出力までの伝播遅延	_	14.3	ns

9.15 スレーブ FIFO 同期アドレス

図 9-16. スレーブ FIFO 同期アドレスのタイミング図 [20]




表 30. スレーブ FIFO 同期アドレスのパラメータ [21]

パラメータ	説明	最小値	最大値	単位
t _{IFCLK}	インタフェース クロック周期	20.83	200	ns
t _{SFA}	FIFOADR[1:0] からクロック セットアップ時間	25	_	ns
t _{FAH}	クロックから FIFOADR[1:0] ホールド時間	10	_	ns



9.16 スレーブ FIFO 非同期アドレス

図 9-17. スレーブ FIFO 非同期アドレスのタイミング図 [20]




表 31. スレーブ FIFO 非同期アドレスのパラメータ [23]

パラメータ	説明	最小値	最大値	単位
t _{SFA}	FIFOADR[1:0] から SLRD/SLWR/PKTEND セットアップ 時間	10	_	ns
t _{FAH}	RD/WR/PKTEND から FIFOADR[1:0] ホールド時間	10	_	ns

図 9-18. スレーブ FIFO 同期読み出しシーケンスおよびタイミング図 [20]

9.17 シーケンス図

9.17.1 単一およびバースト同期読み出しの例

tIFCLK **IFCLK** t_{SFA} t_{SFA}




図 9-19. スレーブ FIFO 同期シーケンスのイベント図



51 ページの図 9-18 に、IFCLK を同期クロックとして使用して 同期 FIFO を読み出すときの、スレーブ FIFO 信号のタイミングを示します。この図は、単一の読み出しとそれに続くバースト 読み出しを示します。

■ t=0 では、FIFO アドレスが固定し、信号 SLCS がアサートされ ます(一部のアプリケーションでは、SLCS は LOW に固定できます)。 t_{SFA} は、最小 25 ns です。 これは、IFCLK が 48 MHz



で動作する場合に、FIFO アドレスのセットアップ時間が 1 IFCLK サイクルよりも長くかかることを意味します。

- SLOE は t = 1 でアサートされます。 SLOE は、出力イネーブルの みで、その唯一の機能は、データバスを駆動することです。 バスで駆動されたデータは、内部 FIFO ポインタが現在指し 示しているデータです。 この例では、これは FIFO 内の最初 のデータ値が出力されます。 注:データは、 SLOE がアサー トされるときにプリフェッチされ、バスで出力されます。
- t=2 では SLRD がアサートされます。 SLRD は、セットアップ時間 t_{SRD} (SLRD 信号のアサートから IFCLK の立ち上がりエッジまでの時間)と、最小ホールド時間 t_{RDH} (IFCLK エッジから SLRD 信号のデアサートまでの時間)を考慮する必要があります。 SLCS 信号を使用する場合、これは SLRD がアサートされる前にアサートする必要があります(有効な読み出し状態を開始するには、 SLCS 信号と SLRD 信号の両方をアサートする必要があります)。
- FIFO ポインタは、SLRD のアサート中、IFCLK の立ち上がり エッジ時に更新されます。これで、新たにアドレス指定され るデータのデータバスへの伝播が始まります。t_{XFD} の伝播遅

延(IFCLK の立ち上がりエッジから測定)後、新しいデータ値が存在します。N は、FIFO から読み出される最初のデータ値です。FIFO データ バス上のデータを取得するには、SLOEもアサートしなければなりません。

バースト読み出しにも同じ一連のイベントが示され、 $T=0\sim5$ の時間インジケータでマークされています。

注:バーストモードについては、読み出し時間中は SLRD および SLOE がアサートされたままになります。バースト読み取りモードで、SLOE がアサートされる場合は、FIFO ポインタによって指し示されるデータは、データバスにあります。最初の読み取りサイクルで、クロックの立ち上がり時に、FIFO ポインタが更新され、アドレス N+1 を指し示すよう増やされます。IFCLKの後続の各立ち上がりエッジで、SLRD がアサートされている間、FIFO ポインタが増やされ、次のデータ値がデータ バスに配置されます。

9.17.2 単一およびバースト同期書き込み

図 9-20. スレーブ FIFO 同期書き込みシーケンスおよびタイミング図 $^{[20]}$




図 9-20 に、IFCLK を同期クロックとして使用した同期書き込み中の、スレーブ FIFO 信号のタイミングを示します。この図は、単一の書き込みとそれに続く、3 バイトのバースト書き込み、および PKTEND ピンを使用したショートパケットとしての4バイトすべての転送を示しています。

- ■t=0でFIFOアドレスが安定し、信号SLCSがアサートされます (一部のアプリケーションでは、SLCS は LOW に固定できます)。t_{SFA} は、最小 25 ns です。これは、IFCLK が 48 MHz で動作する場合に、FIFO アドレスのセットアップ時間が 1 IFCLK サイクルよりも長くかかることを意味します。
- t = 1 では、外部マスタ/周辺デバイスは、IFCLK の立ち上が りエッジ前に、最小セットアップ時間 t_{SFD} を満たしてデー タ バスにデータ値を出力する必要があります。
- t=2 では SLWR がアサートされます。 SLWR は、セットアップ時間 t_{SWR}(SLWR 信号のアサートから IFCLK の立ち上がりエッジまでの時間)と、最小ホールド時間 t_{WRH}(IFCLK エッジから SLWR 信号のデアサートまでの時間)を考慮する必要があります。 SLCS 信号を使用する場合、 SLWR 信号と同時もしくは SLWR がアサートされるよりも前に SLCS 信号をアサートする必要があります(有効な書き込み状態を開始する



には、SLCS 信号と SLWR 信号の両方をアサートする必要があります)。

■ SLWR がアサートされている間、データは FIFO に書き込まれ、 IFCLK の立ち上がりエッジ時に FIFO ポインタがインクリメ ントされます。 FIFO フラグもクロックの立ち上がりエッジか らの遅延 t_{XFLG} 後に更新されます。

バースト書き込みにも同じ一連のイベントが示され、 $T=0\sim5$ の時間インジケータでマークされています。

注:バースト モードについては、すべての必須データ値の書き 込み中は SLWR および SLCS がアサートされたままとなります。 このバースト書き込みモードでは、SLWR がアサートされた後、 IFCLKの立ち上がりエッジごとに FIFO データバス上のデータが FIFO に書き込まれます。 FIFO ポインタは IFCLK の立ち上がり エッジごとに更新されます。 図 9-20 では、 FIFO に 4 バイトが 書き込まれた後、 SLWR がデアサートされます。 PKTEND 信号を アサートすることで 4 バイトのショート パケットをホストに転 送することができます。

PKTEND 信号のアサートと SLWR 信号のアサートの時間的関係ついて、満たさなければならない特定のタイミング要件はありません。PKTENDは最後のデータ値以降でアサートできます。唯一の要件とは、セットアップ時間 tspe およびホールド時間 tpeH を満たさなければならないというものです。図 9-20のシナリオでは、転送されるデータ値の数には、FIFO に書き込まれる最後の値も含まれます。この例では、データ値と PKTEND 信号の両方が IFCLK の同じ立ち上がりエッジでクロックされています。

PKTEND は後続のクロック サイクルでもアサートできます。 FIFOADDR ラインは、PKTEND アサート中は一定に保たれます。

PKTEND アサートについては特定のタイミング要件はありませんが、PKTEND を使用して 1 バイト/ワードのパケットを転送する間は注意が必要な特定のコーナー ケース条件があります。自動モードで動作するように FIFO を構成している場合は、2 つのパケットを送信するために必要となる追加のタイミング要件があります。それは PKTEND ピンを使用して手動で転送された短い 1 バイトまたは 1 ワードのパケットが続く、自動的に転送されたフルパケットです。(フルとは、AUTOINLEN レジスタに設定されたレベルを満たす FIFO のバイト数)

この場合、外部のマスタは、その時点まで自動転送してきたパケット(AUTOINLEN レジスタに設定されているバイト数と同じバイト数を持つパケット)の最後のバイトまたはワードを取り込むクロックの立ち上がりエッジの後、少なくとも1クロックサイクル経過後にPKTENDピンをアサートしなければなりません。このタイミングの詳細については、49ページの図 9-12を参照してください。



9.17.3 単一およびバースト非同期読み出しのシーケンス図

図 9-21. スレーブ FIFO 非同期読み出しシーケンスおよびタイミング図 [20]




図 9-22. スレーブ FIFO 非同期読み出しシーケンスのイベント図



図 9-21 に、非同期の FIFO 読み出し中の、スレーブ FIFO 信号のタイミングを示します。これは単一の読み出しとそれに続くバースト読み出しを示しています。

- \blacksquare t = 0 で FIFO アドレスが固定し、SLCS 信号がアサートされます。
- SLOEはt=1でアサートされます。これによってデータバスが 駆動されます。バスに出力されるデータは、以前のデータで、 以前の読み出しサイクルからの FIFO 内にあったデータです。
- t=2ではSLRDがアサートされます。SLRDは、最小アクティブパルス t_{RDpwl} および最小非アクティブパルス幅 t_{RDpwh} を満たさなければなりません。SLCSが使用される場合、SLCSは SLRDがアサートされる前にアサートする必要があります(有効な読み出し状態を開始するには、SLCS信号と SLRD信号の両方をアサートする必要があります)。

■ SLRD のアサート後に出力されるデータは FIFO から更新されたデータです。このデータは、SLRD のエッジがアクティブになってからの伝播遅延 t_{XFD} 後に有効となります。図 9-21 のデータ N は、FIFO から読み出される最初の有効データです。読み出しサイクル(SLRD がアサートされる)中にデータ バスにデータが現れるようにするには、SLOE がアサートされた状態でなければなりません。SLRD と SLOE は結合することもできます。

同じ一連のイベントがバースト読み出しについても示され、 $T=0\sim5$ でマークされています。

注:バースト読み出しモードでは、SLOE がアサートされている間、データバスは駆動状態にあり、以前のデータを出力します。SLRD がアサートされた後、FIFO からのデータはデータ バスに出力され(SLOE もアサートされなければなりません)、FIFOポインタがインクリメントされます。



9.17.4 単一およびバースト非同期書き込みのシーケンス図

図 9-23. スレーブ FIFO 非同期書き込みシーケンスおよびタイミング図 [20]




図 9-23 に、非同期モードでの、スレーブ FIFO 書き込みのタイミングを示します。この図は、単一の書き込みとそれに続く 3 バイトのバースト書き込み、および PKTEND を使用した 4 バイトのショート パケットの転送を示しています。

- t=0 で FIFO アドレスが指定されますが、この場合セットアップ時間 t_{SFA} 要件を考慮する必要があります。 SLCS が使用される場合、これもアサートする必要があります(一部のアプリケーションでは、 SLCS は LOW に固定できます)。
- t = 1 で SLWR がアサートされます。 SLWR は、最小アクティブ パルス t_{WRpwl} および最小非アクティブ パルス幅 t_{WRpwh} を 満たさなければなりません。 SLCS 信号を使用する場合、 SLWR 信号と同時もしくは SLWR がアサートされるよりも前 に SLCS 信号をアサートする必要があります。
- \blacksquare t = 2 で、データは SLWR のエッジをデアサートする前にバス t_{SFD} に存在しなければなりません。
- ■t=3 で、SLWR のデアサートによってデータがデータ バスから FIFO に書き込まれ、FIFO ポインタがインクリメントされ

ます。FIFO フラグは、SLWR のエッジのデアサートから t_{XFLG} の後にも更新されます。

バースト書き込みにも同じ一連のイベントが示され、 $T=0\sim5$ のタイミング マークで示されています。

注:バースト書き込みモードでは、SLWR がデアサートされた後、データが FIFO に書き込まれ、続いて FIFO ポインタが FIFO の次のバイトにインクリメントされます。FIFO ポインタはポスト インクリメントされます。

図 9-23 では、4 バイトが FIFO に書き込まれて SLWR がデアサートされた後、PKTEND を使用して 4 バイトのショート パケットをホストに転送することができます。外部デバイスは、SLWR と PKTEND 信号を同時にアサートしないように設計する必要があります。 SLWR がデアサートされた後で PKTEND がアサートされ、デアサートされるパルスの最小幅を満たすように設計する必要があります。 FIFOADDR ラインは、 PKTEND アサート中は一定に保たれなければなりません。




10. オーダ情報

表 32. オーダ情報

注文コード	パッケージタイプ	RAM サイズ	# Prog I/O	8051 アドレス / データ バス	シリアルデバッグ
電池式アプリケーションに最適					
CY7C68014A-128AXC	128 TQFP - 鉛フリー	16 K	40	16/8 ビット	Υ
CY7C68014A-100AXC	100 TQFP - 鉛フリー	16 K	40	_	Υ
CY7C68014A-56PVXC	56 SSOP - 鉛フリー	16 K	24	_	N
CY7C68014A-56LTXC	56 QFN - 鉛フリー	16 K	24	_	N
CY7C68016A-56LTXC	56 QFN - 鉛フリー	16 K	26	_	N
CY7C68016A-56LTXCT	56 QFN - 鉛フリー	16 K	26	_	N
非電池式アプリケーションに最近					
CY7C68013A-128AXC	128 TQFP - 鉛フリー	16 K	40	16/8 ビット	Υ
CY7C68013A-128AXI	128 TQFP - 鉛フリー(産業用)	16 K	40	16/8 ビット	Υ
CY7C68013A-100AXC	100 TQFP - 鉛フリー	16 K	40	-	Υ
CY7C68013A-100AXI	100 TQFP - 鉛フリー(産業用)	16 K	40	-	Υ
CY7C68013A-56PVXC	56 SSOP - 鉛フリー	16 K	24	-	N
CY7C68013A-56PVXCT	56 SSOP - 鉛フリー	16 K	24	-	N
CY7C68013A-56PVXI	56 SSOP - 鉛フリー(産業用)	16 K	24	-	N
CY7C68013A-56BAXC	56 VFBGA - 鉛フリー	16 K	24	-	N
CY7C68013A-56BAXCT	56 VFBGA - 鉛フリー	16 K	24	-	N
CY7C68013A-56LTXC	56 QFN - 鉛フリー	16 K	24	-	N
CY7C68013A-56LTXCT	56 QFN - 鉛フリー	16 K	24	-	N
CY7C68013A-56LTXI	56 QFN - 鉛フリー(産業用)	16 K	24	-	N
CY7C68015A-56LTXC	56 QFN - 鉛フリー	16 K	26	_	N
開発ツール キット					
CY3684	EZ-USB FX2LP 開発キット				
リファレンス デザイン キット					
CY4611B	EZ-USB FX2LP を使用した USB2.0	O — ATA/ATAI	ヿ ブリッジの	リファレンス デ	ザイン

注文コードの定義



Document Number: 001-63322 Rev. *A

注 24. UART は、CY7C68013A の 56 ピン パッケージでは使用できないため、Keil Monitor を使用したシリアル ポートのデバッグには対応していません。



11. パッケージ

FX2LPは、次の5つのパッケージのラインナップがあります。

■ 56 ピン SSOP

- 56 ピン QFN
- 100 ピン TQFP
- 128 ピン TQFP
- 56 ボール VFBGA

図 11-1. 56 ピン SSOP(Shrunk Small Outline Package) 056(51-85062)

56 Lead Shrunk Small Outline Package 056








図 11-2. 56 ピン QFN 8 x 8 mm Sawn バージョン (001-53450)

TOP VIEW SIDE VIEW BOTTOM VIEW



NOTES:

- 1. M HATCH AREA IS SOLDERABLE EXPOSED METAL.
- 2. REFERENCE JEDEC#: MO-220
- 3. PACKAGE WEIGHT: 0.162G
- 4. ALL DIMENSIONS ARE IN MILLIMETERS



001-53450 *B



図 11-3.100 ピン TPQF(Thin Plastic Quad Flatpack)<u>(14 x 20 x 1.4 mm) A100RA(51-85050)</u>

100 Lead Thin Plastic Quad Flatpack 14 X 20 X 1.4mm






図 11-4. 128 ピン TPQF(Thin Plastic Quad Flatpack)(14 x 20 x 1.4 mm) A128(51-85101)

128 Lead Thin Plastic Quad Flatpack 14 X 20 X 1.4mm - A128








図 11-5. 56 ピン VFBGA(5 x 5 x 1.0 mm) 0.50 ピッチ、0.30 Ball BZ56(001-03901)





BOTTOM VIEW

REFERENCE JEDEC: MO-195C PACKAGE WEIGHT: 0.02 grams

001-03901 *E



12. PCB レイアウトの推奨事項

以下の推奨事項に従って、信頼性の高い高性能な動作を実現してください。^[25]

- 信号の品質を保持するには、4層インピーダンス制御基板が必要です。
- インピーダンス管理の対象を指定してください(基板のベンダに何が可能かをお尋ねください)。
- インピーダンスを制御するには、トレースの幅とトレースの 間隔を維持してください。
- 信号の反射を最小化するため、スタブを最小限にしてください。
- USBコネクタシェルと信号用グランドとの間の接続はUSBコネクタの近くにする必要があります。

- コネクタ近くの VBus でのバイパス/フライバック キャパシ タをお勧めします。
- DPLUS および DMINUS トレース長は、互いに 2 mm 以内を保持します。推奨される長さは、20 ~ 30 mm です。
- DPLUSトレースおよびDMINUSトレース直下の内層はベタグランドを保持してください。これらのトレースの下でベタグランドが分割されないようにしてください。
- DPLUSまたはDMINUSトレースの配線にはビアホールを設け ないでください。
- DPLUS と DMINUS トレースは、他のすべての信号トレースから 10 mm 以上離してください。

Document Number: 001-63322 Rev. *A

^{25.} 推奨事項の出典: 『EZ-USB FX2 ™ PCB Design Recommendations』、http://www.cypress.com および『High Speed USB Platform Design Guidelines』(http://www.usb.org/developers/docs/hs_usb_pdg_r1_0.pdf)。



13. QFN パッケージ品の設計に関する注記

プリント基板(PCB)と部品の電気的接続は、パッケージ底面上のリードを PCB にはんだ付けすることで行われます。したがって、プリント基板で良好な熱結合が行われるようにパッケージの底面の伝熱面に特別な配慮が必要です。パッケージの下にサーマルパッドとして PCB に銅箔のベタ面を設計してください。熱は FX2LP からパッケージ底面にある金属パドルを通じて伝わります。ここからの熱はサーマルパッドで PCB に伝導されます。次にサーマルパッドから5 x 5列のビアによって PCBの内層グランドに伝導されます。ビアは、PCBのめっきスルーホールで、仕上がり外径は 13 mil です。QFN の金属ダイパドルはPCB のサーマルパッド上にはんだ付けする必要があります。はんだがビアに流れ込まないように各ビアの上、基板の上面にソルダーマスクが配置されます。また、上面のマスクは、はんだリフロプロセス中のガス放出を最小限に抑えます。

このパッケージ設計の詳細は、AmkorのMicroLeadFrame (MLF) パッケージの表面実装アセンブリに関するアプリケーション ノートを参照してください。これは Amkor の Web サイト (http://www.amkor.com) でご覧いただけます。

アプリケーション ノートには、基板実装のガイドライン、はんだフロー、手直しプロセスなどの詳細が記載されています。

図 13-1 に、パッケージ下部の断面図を示します。この図は 1 つのビアについて示しています。はんだペースト テンプレートは、はんだ範囲が少なくとも 50% となるように設計する必要があります。はんだペースト テンプレートの厚みは 5 mil とする必要があります。部品を実装するためには No Clean タイプ 3 はんだペーストを使用してください。リフロ工程では、窒素パージを行うことをお勧めします。

図 13-2 は、ソルダーマスクパターンの形状であり、図 13-3 は 実装後の X 線画像を示しています。




図 13-2. ソルダーマスクの形状(白い領域)





図 13-3. 実装後の X 線画像





略号

本書で使用する略号

略号	説明
ASIC	application specific integrated circuit
ATA	advanced technology attachment
DID	device identifier(デバイス修飾子)
DSL	digital service line(デジタル サービス ライン)
DSP	digital signal processor(デジタル シグナル プロセッサ)
ECC	error correction code(エラー訂正コード)
EEPROM	electrically erasable programmable read only memory(電気的消去書き込み可能な読み出し 専用メモリ)
EPP	enhanced parallel port(拡張パラレルポート)
FIFO	first in first out(先入れ先出し)
GPIF	general programmable interface(汎用プログラマブル インタフェース)
GPIO	general purpose input output(汎用 I/O)
I/O	input output(入出力)
LAN	local area network(ローカル エリア ネットワーク)
MPEG	moving picture experts group(動画像専門家集団)
PCMCIA	personal computer memory card international association(パーソナル コンピュータ メモリカード国際協会)
PID	product identifier(製品の識別子)
PLL	phase locked loop(位相同期回路)
QFN	quad flat no leads(クアッド フラット リードなしパッケージ)
RAM	random access memory(ランダム アクセス メモリ)
SIE	serial interface engine(シリアル インタフェース エンジン)
SOF	start of frame(フレームの開始)
SSOP	super small outline package(超小型外形パッケージ)
TQFP	thin quad flat pack(薄型クワッド フラット パック)
USARTS	universal serial asynchronous receiver/transmitter 汎用非同期レシーバ/トランスミッタ)
USB	universal serial bus(ユニバーサル シリアル バス)
UTOPIA	universal test and operations physical-layer interface(汎用テストおよび操作物理層インタフェース)

本書で使用する略号

略号	説明	
VFBGA	very fine ball grid array(超ファインピッチ ボールグリッドアレイ)	
VID	vendor identifier(ベンダ識別子)	

本書の表記法

測定単位

記号	測定単位		
kHz	キロヘルツ		
mA	ミリアンペア		
Mbps	メガビット/秒		
MBPs	メガバイト/秒		
MHz	メガヘルツ		
uA	マイクロアンペア		
V	ボルト		



改訂履歴

ドキュメントのタイトル:CY7C68013A、CY7C68014A、CY7C68015A、CY7C68016A、EZ-USB Z-USB [®] FX2LP ™ USB マイクロコントローラ ハイスピード USB コントローラ 文書番号:001-63322						
リビ ジョ ン	ECN No.	担当	発行日	変更内容		
**	2966796	VED	07/30/2010	New datasheet		
*A	3556235	VNJA	05/02/2012	これは翻訳版であるリビジョン *A 英語のドキュメント 38-08032 牧師の *V		

Document Number: 001-63322 Rev. *A



セールス、ソリューション、および法律情報

ワールドワイドな販売と設計サポート

サイプレスは、事業所、ソリューション センター、メーカー代理店、および販売代理店の世界的なネットワークを保持してい

ます。お客様の最寄りの事業所については、サイプレスの Web サイト サイプレスのロケーションをご覧ください。

製品

自動車 クロック & バッファ インタフェース 照明 & 電源管理

メモリ 光学&イメージ センサ PSoC タッチセンサ USB コントローラ ワイヤレス /RF cypress.com/go/automotive cypress.com/go/clocks cypress.com/go/interface cypress.com/go/powerpsoc cypress.com/go/plc cypress.com/go/memory cypress.com/go/image cypress.com/go/psoc cypress.com/go/touch cypress.com/go/USB cypress.com/go/wireless PSoC ソリューション psoc.cypress.com/solutions PSoC 1 | PSoC 3 | PSoC 5

© Cypress Semiconductor Corporation, 2010-2012. 本文書に記載される情報は、予告なく変更される場合があります。 Cypress Semiconductor Corporation は、サイプレス製品に組み込まれた回路以外のいかなる回路を使用することに対しても一切の責任を負いません。特許又はその他の権限下で、ライセンスを譲渡又は暗示することもありません。サイプレス製品は、サイプレスとの書面による合意に基づくものでない限り、医療、生命維持、救命、重要な管理、又は安全の用途のために仕様することを保証するものではなく、また使用することを意図したものでもありません。さらにサイプレスは、誤動作や故障によって使用者に重大な傷害をもたらすことを合理的に予想される、生命維持システムの重要なコンポーネンツとしてサイプレス製品を使用することを許可していません。生命維持システムの用途にサイプレス製品を供することは、製造者がそのような使用におけるあらゆるリスクを負うことを意味し、その結果サイプレスはあらゆる責任を免除されることを意味します。

全てのソースコード(ソフトウェア及び/又はファームウェア)は Cypress Semiconductor Corporation (以下「サイプレス」) が所有し、全世界(米国及びその他の国)の特許権保護、米国の著作権法並びに国際協定の条項により保護され、かつそれらに従います。サイプレスが本書面によるライセンシーに付与するライセンスは、個人的、非独占的かつ譲渡不能のライセンスであって、適用される契約で指定されたサイブレスの集積回路と併用されるライセンシーの製品のみをサポートするカスタムソフトウェア及び / 又はカスタムフームウェアを作成する目的に限って、サイプレスのソースコードの派生著作物を複製、使用、変更、そして作成するためのライセンス、並びにサイプレスのソースコード及び派生著作物をコンパイルするためのライセンスです。上記で指定された場合を除き、サイプレスの書面による明示的な許可なくして本ソースコードを複製、変更、変換、コンパイル、又は表示することは全て禁止されます。

免責条項:サイプレスは、明示的又は黙示的を問わず、本資料に関するいかなる種類の保証も行いません。これには、商品性又は特定目的への適合性の黙示的な保証が含まれますが、これに限定されません。サイプレスは、本文書に記載される資料に対して今後予告なく変更を加える権利を留保します。サイプレスは、本文書に記載されるいかなる製品又は回路を適用又は使用したことによって生ずるいかなる責任も負いません。サイプレスは、誤動作や故障によって使用者に重大な傷害をもたらすことが合理的に予想される生命維持システムの重要なコンポーネンツとしてサイプレス製品を使用することを許可していません。生命維持システムの用途にサイプレス製品を供することは、製造者がそのような使用におけるあらゆるリスクを負うことを意味し、その結果サイプレスはあらゆるしスクを負うことを意味し、その結果サイプレスはあらゆる責任を免除されることを意味します。

Document Number: 001-63322 Rev. *A

Revised May 2, 2012

Page 66 of 66